一种电可擦可编程非易失性存储单元,包括具有第一衬底区域和在横向方向上与所述第一衬底区域分离的沟槽区域、位于所述第一衬底区域和所述沟槽区域底部之间的沟道区域、与所述第一沟道部分绝缘并设置在所述第一沟道部分上方的导电控制栅极、与所述沟槽区域的底部和侧壁部分绝缘的导电浮动栅极、设置在所述控制栅极和所述第二浮动栅极部分之间的所述第二沟道部分上方的绝缘区域、与所述浮动栅极绝缘并电连接到所述衬底的所述沟槽区域的导电源极线以及与所述浮动栅极的尖端绝缘并设置在所属尖端上方的导电擦除栅极。

本发明提供了一种非易失性可编程异质结存储器,包括控制栅层、第一电介质层、浮栅层、第二电介质层、异质结沟道层和电极,所述第一电介质层覆盖所述控制栅层的顶面,所述浮栅层覆盖所述第一电介质层的顶面,所述第二电介质层设置于所述浮栅层的上侧,所述异质结沟道层包括第一半导体和第二半导体,所述第一半导体和所述第二半导体中至少一种为双极性半导体,所述第一半导体和所述第二半导体共同覆盖所述第二电介质层的顶面,所述电极覆盖所述异质结沟道层的部分顶面,使得施加在所述控制栅层上的控制栅电压可以实现所述异质结沟道层在不同PN结和非PN结之间的连续逻辑变化和存储,实现低功耗的光电测试,从而实现感、存、算功能的一体化。

提供一种晶体管特性偏差小的半导体装置。该半导体装置包括如下制造步骤：形成第一至第三绝缘体；在第三绝缘体上依次形成第四绝缘体、第一氧化膜、第二氧化膜、第三氧化膜、第一导电膜、第一绝缘膜、第二导电膜；将其加工为岛状而形成第一氧化物、第二氧化物、第一氧化物层、第一导电层、第一绝缘层、第二导电层；去除第二导电层；在第四绝缘体、第一氧化物、第二氧化物、第一氧化物层、第一导电层、第一绝缘层上形成第五及第六绝缘体；通过形成到达第二氧化物的开口,形成第三氧化物、第四氧化物、第一导电体、第二导电体、第七绝缘体、第八绝缘体；在开口中形成第五氧化物、第九绝缘体、第三导电体,其中第五绝缘体利用偏压溅射法形成。

本发明以提供在3D非易失性存储器单元的制造中,以相对于SiO-(2)的实用性的蚀刻选择比对Si-(3)N-(4)进行选择性蚀刻后,可抑制SiO-(2)再生长,且能够抑制SiO-(2)膜的图案坍塌的氮化硅蚀刻液组合物为课题。一种用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物,其中,包含磷酸、1种或2种以上的硅烷偶联剂和水,不含铵离子。

本发明的半导体晶圆具备表面,所述表面具有至少一个包含内壁面的槽。槽的内壁面露出。

半导体器件包括：金属氧化物半导体沟道层；第一栅极介电层,与金属氧化物半导体沟道层的主表面的第一部分接触；第一栅电极,位于第一栅极介电层上面并且与金属氧化物半导体沟道层的主表面的第二部分接触；漏极区域和背侧栅极介电层,与金属氧化物半导体沟道层的另一个主表面接触；背侧栅电极,与背侧栅极介电层接触；第二栅极介电层,与金属氧化物半导体沟道层的端面接触；第二栅电极,与第二栅极介电层的表面接触；以及源极区域,与金属氧化物半导体沟道层的另一端面接触。本发明的实施例还涉及半导体器件的形成方法、半导体存储器器件。

本发明公开了一种半浮栅器件的制造方法,半浮栅器件的栅极结构包括浮栅结构,叠加在浮栅结构顶部的第一控制栅以及跨越浮栅结构和第一控制栅的台阶的第二控制栅,第二控制栅的第二金属栅采用后栅工艺形成,浮栅结构的浮栅多晶硅层会填充栅极沟槽和介质层窗口,浮栅多晶硅层和后栅工艺中的第三非晶硅伪栅都进行如下平坦化工艺,包括：步骤1、沉积研磨停止层。步骤2、形成研磨层。步骤3、对研磨层进行化学机械研磨工艺研磨并停止在研磨停止层上。步骤4、采用刻蚀工艺对研磨层、研磨停止层和硅不平坦表面底部的浮栅多晶硅层或第三非晶硅伪栅进行刻蚀并停止在所需的高度。本发明能实现具有双控制栅的半浮栅器件从而能使器件实现同时读写,而且能实现很好的平坦化效果。

本发明公开了一种半浮栅器件的制造方法中,包括：步骤一、提供形成有轻掺杂源区、轻掺杂漏区和第一阱区的半导体衬底；步骤二、形成浮栅介质层和介质层窗口。步骤三、形成浮栅材料层。步骤四、依次形成第一栅介质层和第一栅极导电材料层。步骤五、进行光刻和刻蚀形成浮栅结构的第二侧面和对齐的第一控制栅的第二侧面。步骤六、形成第二栅介质层和第二栅极导电材料层。步骤七、进行研磨将第二栅极导电材料层和第一栅极导电材料层的顶部表面相平。步骤八、进行光刻和刻蚀对齐的浮栅结构和第一控制栅的第一侧面以及第二控制栅的第二侧面。本发明通过简单工艺即可实现具有双控制栅的半浮栅器件,从而能使器件实现同时读写且能提高器件信号保持特性。

一种半导体结构及其形成方法,形成方法包括：提供基底；在基底上形成浮栅；图形化浮栅和基底,在基底中形成多条沿列向延伸且沿行向排布的隔离结构；刻蚀位于单元阵列区的相邻隔离结构之间的部分浮栅,形成开口,沿列向贯穿单元阵列区、相邻第一过渡区和第二过渡区及部分选择栅区；对单元阵列区和第一过渡区及相邻部分选择栅区沿行向第二侧进行第一单侧离子注入,形成第一漏区；对单元阵列区和第二过渡区及相邻部分选择栅区沿行向第一侧进行第二单侧离子注入,形成第二漏区。本发明有利于提升半导体结构的性能。

提供一种具有良好的电特性的半导体装置。该半导体装置包括第一绝缘体、第一绝缘体上的第一氧化物、设置于第一绝缘体与第一氧化物之间的第二绝缘体、与第一绝缘体接触且与第一氧化物的侧面接触的第二氧化物、第一绝缘体、第二氧化物及第一氧化物上的第三绝缘体,第三绝缘体包括与第一氧化物的顶面接触的区域,第二绝缘体及第三绝缘体包含与第二氧化物相比不容易透过氧的材料。