提供一种晶体管特性偏差小的半导体装置。该半导体装置包括如下制造步骤：形成第一至第三绝缘体；在第三绝缘体上依次形成第四绝缘体、第一氧化膜、第二氧化膜、第三氧化膜、第一导电膜、第一绝缘膜、第二导电膜；将其加工为岛状而形成第一氧化物、第二氧化物、第一氧化物层、第一导电层、第一绝缘层、第二导电层；去除第二导电层；在第四绝缘体、第一氧化物、第二氧化物、第一氧化物层、第一导电层、第一绝缘层上形成第五及第六绝缘体；通过形成到达第二氧化物的开口,形成第三氧化物、第四氧化物、第一导电体、第二导电体、第七绝缘体、第八绝缘体；在开口中形成第五氧化物、第九绝缘体、第三导电体,其中第五绝缘体利用偏压溅射法形成。

本发明以提供在3D非易失性存储器单元的制造中,以相对于SiO-(2)的实用性的蚀刻选择比对Si-(3)N-(4)进行选择性蚀刻后,可抑制SiO-(2)再生长,且能够抑制SiO-(2)膜的图案坍塌的氮化硅蚀刻液组合物为课题。一种用于制造3D非易失性存储器单元的氮化硅蚀刻液组合物,其中,包含磷酸、1种或2种以上的硅烷偶联剂和水,不含铵离子。

本发明的半导体晶圆具备表面,所述表面具有至少一个包含内壁面的槽。槽的内壁面露出。

本发明公开了一种ONO工艺中的HTO氧化层工艺方法：步骤一,ONO层生长,完成后整体的ONO层厚度为原目标厚度值+d；步骤二,湿法清洗步骤,目标刻蚀量为c；步骤三,测量ONO层的整体厚度,ONO层厚度测量值为b；步骤四,根据步骤三中计算出的刻蚀最终目标值选择相应的栅氧化层生长前的清洗工艺,栅氧化层生长前清洗工艺的刻蚀量=b-最终ONO膜厚目标值；步骤五,栅氧化层生长；步骤六,生长制作栅极的多晶硅层。本发明针对ONO层中最顶层的HTO氧化层的工艺参数进行调整,在淀积形成ONO层时使形成的最顶层的HTO氧化层的实际厚度比设计目标厚度略高一些,减小淀积厚度误差以及清洗、湿法刻蚀误差所累积带来的误差问题。

提供一种具有良好的电特性的半导体装置。该半导体装置包括第一绝缘体、第一绝缘体上的第一氧化物、设置于第一绝缘体与第一氧化物之间的第二绝缘体、与第一绝缘体接触且与第一氧化物的侧面接触的第二氧化物、第一绝缘体、第二氧化物及第一氧化物上的第三绝缘体,第三绝缘体包括与第一氧化物的顶面接触的区域,第二绝缘体及第三绝缘体包含与第二氧化物相比不容易透过氧的材料。

基板处理方法包含：第一蚀刻工序,其一边使基板(W)旋转,一边将第一磷酸液(L1)供给至基板(W)而蚀刻多个叠层,前述基板(W)具有包含氮化硅层的多个叠层隔着间隙而相对的三维层叠结构；中断工序,其在残留有氮化硅层的状态下中断通过第一蚀刻工序所进行的多个叠层的蚀刻；及第二蚀刻工序,其使基板(W)浸渍于被贮存在处理槽(310)的第二磷酸液(L2),而再次开始已被中断的多个叠层的蚀刻。

本发明提供了一种双半浮栅光电存储器,包括栅极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源沟道层、源电极和漏电极；所述电荷俘获层包括第一电荷俘获层和第二电荷俘获层,设置于所述第一电荷俘获层上表面的所述电荷隧穿层的厚度大于设置于所述第二电荷俘获层的上表面的所述电荷隧穿层的厚度,使得在没有单色光光照条件时所述双半浮栅光电存储器就能具有电脉冲编程特性,在不同波长光照下所述第一电荷俘获层和所述第二电荷俘获层产生不同的阈值电压,且随着栅极脉冲电压的增加产生的阈值电压都是随之增加,且具有多级存储特性和较好的数据保持特性,以及较好的编程耐受性和擦除耐受性。本发明还提供了所述双半浮栅光电存储器的制备工艺。

本发明公开一种用于形成包括存储器单元串的存储器阵列的方法,其包括形成包括垂直交替绝缘层及字线层的堆叠。形成沿所述垂直交替层竖向延伸的第一电荷阻挡材料。所述第一电荷阻挡材料具有至少7.0的k且包括金属氧化物。在所述第一电荷阻挡材料的横向内形成第二电荷阻挡材料。所述第二电荷阻挡材料具有小于7.0的k。在所述第二电荷阻挡材料的横向内形成存储材料。在所述存储材料的横向内形成绝缘电荷通过材料。在所述绝缘电荷通过材料的横向内形成沿所述绝缘层及所述字线层竖向延伸的通道材料。本发明公开结构实施例。