本发明实施例公开了一种半导体器件及其制备方法,半导体器件的制备方法包括：提供衬底；在衬底一侧制备外延层,外延层包括远离衬底一侧的势垒层,势垒层包括欧姆接触区；采用等离子体轰击欧姆接触区,以在欧姆接触区形成粗糙表面；粗糙表面至少包括第一位置和第二位置,沿第一方向,第一位置和第二位置的高度不同；第一方向与衬底所在平面垂直；在欧姆接触区制备欧姆接触电极,欧姆接触电极在欧姆接触区与势垒层形成欧姆接触。采用上述技术方案,通过采用等离子体轰击欧姆接触区,以在欧姆接触区形成粗糙度较大的表面,如此实现半导体器件具有更低电阻的欧姆接触,保证提升半导体器件的性能。

本发明提供一种抑制漏电流且耐压高的半导体元件用外延基板和半导体元件。在半导体元件用外延基板中,包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与自立基板邻接的包含第13族氮化物的缓冲层、与缓冲层邻接的包含第13族氮化物的沟道层、和夹着沟道层而设置在与缓冲层相反一侧的包含第13族氮化物的势垒层,包含自立基板和缓冲层的第1区域中的一部分为以1×10～(17)cm～(-3)以上的浓度含有Si的第2区域,第2区域中的Zn浓度的最小值为1×10～(17)cm～(-3)。

本发明的互补式开关元件具有具备第一导电型的沟道的第一TFET和具备第二导电型的沟道的第二TFET。第一TFET及第二TFET各自具有：掺杂为第一导电型的IV族半导体基板；配置于IV族半导体基板上的由III-V族化合物半导体构成的纳米线；与IV族半导体基板连接的第一电极；与纳米线连接的第二电极；以及向IV族半导体基板与纳米线之间的界面施加电场的栅极电极。纳米线包含与IV族半导体基板连接的第一区域和掺杂为第二导电型的第二区域。第一TFET中,第二电极为源极电极,且第一电极为漏极电极。第二TFET中,第一电极为源极电极,且第二电极为漏极电极。