基于yosys实现求和运算的FPGA逻辑综合方法及装置

本发明提供了一种基于yosys实现求和运算的FPGA逻辑综合方法及装置,使用yosys将求和运算的用户电路描述文件解析生成语法树；根据语法树中的节点类型提取出描述求和模块的RTL级数据对象,形成RTL级数据对象集合；将RTL级数据对象集合转化为逻辑门级对象集合,建立逻辑门级对象之间的进位链信号连接；打印提取逻辑网表文件。通过将RTL级Cell对象的多位宽操作数进行拆分,建立多个单位宽的逻辑门级Cell对象集合,在新建逻辑门级Cell对象的同时新建表示求和运算产生的Wire类型的进位信号,由于逻辑门级对象中增加了进位信号,并且将进位信号作为操作数,减少了求和运算中的逻辑单元块的使用数量。

2021-10-29

访问量：21

神经网络电路、边缘设备以及神经网络运算方法

提供一种能够嵌入于IoT设备等嵌入式设备且高性能的神经网络电路、边缘设备以及神经网络运算方法。神经网络电路具备：第一存储器,保存输入数据；卷积运算电路,对保存于所述第一存储器的所述输入数据和权重进行卷积运算；第二存储器,保存所述卷积运算电路的卷积运算输出数据；以及量化运算电路,对保存于所述第二存储器的所述卷积运算输出数据进行量化运算,其中,所述量化运算电路的量化运算输出数据被保存于所述第一存储器,保存于所述第一存储器的所述量化运算输出数据作为所述输入数据被输入至所述卷积运算电路。

2021-10-22

访问量：23

采样装置、采样方法以及用于存储采样程序的存储介质

本发明涉及采样装置、采样方法以及用于存储采样程序的存储介质。采样方法,包括：执行状态更新处理；执行重复计数计算处理；执行交换控制处理；以及执行输出处理,所述状态更新处理被配置成：保持多个状态变量组的值,多个状态变量组中的每个状态变量组均包括多个状态变量,所述多个状态变量包括在指示伊辛模型的能量的评估函数中,以及通过基于温度值——其中不同的值分别与多个状态变量组相关联——以及由于多个状态变量中的任意一个状态变量的变化引起的能量的变化量在每次尝试中改变多个状态变量中的任意一个状态变量来生成状态转换,输出处理被配置成以预定间隔输出多个状态变量的值和期望值。

2021-10-22

访问量：23

多用户网络中的算术和逻辑运算

描述与多用户网络中的算术和逻辑运算相关的系统、设备和方法。电路系统可以是多用户网络中的共享计算资源池的部分。可选择性地对由所述电路系统接收到的数据(例如,一或多个位串)进行操作。所述电路系统可对数据进行操作以在一或多个格式(如浮点和/或通用数(例如,假定数)格式)之间转换所述数据,且可进一步对转换后的数据进行算术和/或逻辑运算。举例来说,所述电路系统可配置成接收对使用至少一个假定数位串操作数进行算术运算和/或逻辑运算的请求。所述请求可包含对应于进行所述运算的参数。所述电路系统可至少部分地基于所述参数进行所述算术运算和/或所述逻辑运算。

2021-10-15

访问量：49

一种智能芯片架构和高效处理数据的方法

本发明公开了一种智能芯片架构,包括：模拟转数字单元、整型转浮点数单元、浮点运算单元、存储单元、算术逻辑单元、数据传输控制单元以及总线阵列控制单元；模拟转数字单元与整型转浮点数单元连接；整型转浮点数单元与总线阵列控制单元连接,并与数据传输控制单元连接；浮点运算单元与总线阵列控制单元连接；存储单元与总线阵列控制单元连接,并与数据传输控制单元连接；算术逻辑单元与数据传输控制单元连接；数据传输控制单元还与总线阵列控制单元连接。本发明减少总线的等待周期,降低总线拥塞,提高数据处理的吞吐量和数据处理效率；双数据总线和双地址总线的模式可以有效降低智能芯片架构的流水线长度,简化架构设计,且消耗的时钟周期变短。

2021-10-15

访问量：23

低精度机器学习操作的计算优化

本申请发明名称为：低精度机器学习操作的计算优化。一个实施例提供了一种包括动态精度浮点单元的通用图形处理单元,所述动态精度浮点单元包括控制单元,所述控制单元具有精度跟踪硬件逻辑以跟踪与目标精度相关的计算数据的精度位的可用数量,其中动态精度浮点单元包括计算逻辑来以多个精度输出数据。

2021-10-12

访问量：35

十进制结构矩阵计算原理及实现方法

本发明是一种基于十进制数据下实现的,十进制结构计算的计算机电子硬件计算原理的实现方法。一般二进制计算机的核心计算单元ALU是使用时钟脉冲驱动触发器跳转,最终实现逻辑计算寄存器完成计算。本方法是使用十个比特位的物理数字,在10X10的结构矩阵上,对应数字表示位输入高电平,在矩阵交叉点输出高电平,然后输出到计算输出端口来实现的一种计算方式。

2021-10-08

访问量：21

用于隐私计算的除法运算装置、数据处理系统及方法

本申请涉及一种用于隐私计算的除法运算装置、数据处理系统及方法。除法运算装置包括：第一移位器,配置成将被除数向右移位第一固定位数从而得到中间结果；乘法器,配置成对中间结果和主参数进行乘法运算从而得到乘法运算结果；以及第二移位器,配置成将乘法运算结果向右移位第二固定位数。被除数和除数的商根据第二移位器的输出结果确定。当除数和与另一个被除数对应的除数相同时,与另一个被除数对应的第一固定位数作为第一固定位数,与另一个被除数对应的第二固定位数作为第二固定位数。如此,有利于提高计算速度和节省硬件资源也适用于大整数位宽的除法运算操作,并且通过参数复用和模块复用提高流水式处理多个除法运算操作的整体效率。

2021-10-01

访问量：29

一种浮点数尾数域余数运算电路及方法

本发明为一种浮点数尾数域余数运算电路及方法,包括乘法余数码运算电路和取反结果余数运算电路,乘法余数码运算电路包括两个第一输入组件、一个模乘法器及一层或多层第一模加器组件。取反结果余数运算电路包括一个第二输入组件、一个模减法器及一层或多层第二模加器组件。本发明的优点是：基于算法的推导,采取等效位移再划分的方式,解决了浮点乘法不能直接利用模运算中乘法分配律的问题,极大优化了尾数乘法、减法带来的面积开销；采取等效模减运算优化了取非运算在模运算带来的面积开销。

2021-09-24

访问量：31

一种基于可信第三方的隐私数据两方安全相等测试方法

本发明涉及一种基于可信第三方的隐私数据两方安全相等测试方法,包括步骤：利用可信第三方,随机选择两个随机数作为计算双方的输入的掩码,并将随机生成的两个随机数分别发送至计算双方；在可信第三方随机选择两个随机数的同时,分别为计算双方生成用以进行相等测试运算的运算密钥；计算双方根据自身输入,生成加有掩码的输入,并发送给对方；计算双方根据加有掩码的输入以及自身的运算密钥,进行相等测试计算,获取自身相应的计算结果。与现有技术相比,本发明具有提高计算效率,降低通信量等优点。

2021-09-17

访问量：17