一种面向访存优化的稀疏卷积神经网络加速器,包括：稀疏激活值处理模块SSG,用于去除零值激活数据,筛选出有效的非零激活值；缓存模块CBUF,用于存储输入神经元数据和实现重复激活数据复用；缓存模块PB,用于存储并行读取的权值数据；运算模块CMAC,用于完成卷积操作的乘加运算；在读数据阶段,读入当前卷积操作所需的神经元数据至缓存模块中,读入权值数据至缓存模块PB中；在筛选和复用阶段,所述稀疏激活值处理模块将缓存模块中的非零激活数据筛选出,同时检查是否有复用的激活数据；在运算阶段,将筛选出的非零激活数据传输至运算模块进行卷积计算。本发明具有原理简单、容易实现、对计算和访存的效率提升明显等优点。

本发明提供了一种基于单片机实现1553B总线通信的方法及系统,包括单片机对1553B芯片读操作方法,包括先读高8位,设置MSB-LSBn＝‘1’,进行“哑读”操作,数据丢弃；等待一段时间；设置MSB-LSBn＝‘0’,读低地址,存入共用体RTdata的高字节RTdata.bytedata[1]；设置MSB-LSBn＝‘1’,读高地址,存入共用体的低字节RTdata.bytedata[0]；函数返回值是共用体的字RTdata.worddata。本发明克服单片机8位数据接口,与1553B 16位数据总线接口的矛盾,提高数据处理效率,并具有一定的灵活性。

本发明公开了一种实现函数hook的方法、装置、计算机设备及存储介质。所述方法包括：将目标函数地址与标识所述目标函数地址的标识符一起写入共享内存中,所述目标函数地址从预设前置头文件中获取；在满足hook条件时,从所述共享内存中获取所述目标函数地址和所述标识符；确定所述标识符对应的hook函数；将所述hook函数注入到所述目标函数地址上,实现函数hook。利用该方法,能够有效获取到静态库中的目标函数地址,扩大了hook的范围。

本申请提供了一种微处理器及其方法。在一个实施例中,一种微处理器,包括：指令高速缓存器,其被配置为接收包括第一字节部分和第二字节部分的取指；边高速缓存标签阵列,其被配置为基于所述边高速缓存标签阵列的命中来用信号通知除了所述第一字节部分之外的所述第二字节部分的进一步处理；以及边高速缓存数据阵列,其被配置为存储所述第二字节部分的指令数据。

本发明公开了一种支持可变长向量处理的可配置处理器及其实现方法,本发明支持可变长向量处理的可配置处理器包括指令获取单元、指令译码与重命名单元、指令定序与分派单元、指令发射与执行单元、寄存器文件、高速指令与数据缓存以及用于初始或实时对是否支持可变长向量处理的选项进行配置的可配置单元,指令译码与重命名单元、指令发射与执行单元两者均包含复用的用于处理变长向量、固定长度向量处理的执行单元。本发明能够支持可变长向量处理,可复用现有通用微处理器的数据通路,最小化设计复杂度和实现代价,同时兼顾可配置和灵活性,在提供足够可配置的条件下还能够不让芯片面积显著增加。

本发明提供了一种基于3D Xpoint内存的数据处理方法、设备及计算机可读存储介质,所述方法包括：主处理器单元从所述3D Xpoint内存的第一存储区获取第一指令并执行,所述第一指令用于使主处理器单元将预设数据写入到所述3D Xpoint内存的第二存储区；协处理器单元通过总线映射器从3D Xpoint内存的第二存储区获取所述预设数据,以及通过总线映射器从3D Xpoint内存的第四存储区获取第二指令并执行,所述第二指令用于使协处理器单元对预设数据进行逻辑运算,并将逻辑运算结果通过总线映射器写入到3D Xpoint内存的第三存储区。本发明可使得协处理器单元的数据处理过程独立于主处理器单元,从而可最大程度发挥主处理器单元和协处理器单元的性能。

本发明公开了一种支持浮点格式乘加的存算一体化DRAM计算部件设计,本发明基于经典算法,利用DRAM的存储特性将非规则控制转化查表操作。浮点加法沿用far-near path的算法,主要针对计算过程中对齐操作展开了优化,利用循环移位产生所有对齐可能需要的结果,然后遍历查找表搜索目标操作数。浮点乘法的运算步骤相对规则,本发明主要针对算法移植过程中相对耗时的部分进行了优化。本发明可将浮点操作转化为规则定点操作,面向存算一体化DRAM实现DRAM存储内支持浮点格式计算,弥补存内计算结构中计算功能不完整的缺口,克服了浮点数据运算过程中所引起的非规则操作对系统性能的破坏,浮点操作支持的数据格式多。

本发明公开了一种跨指令集的执行部件移植与剪裁方法,包括分别针对原生指令集、目标指令集进行算子抽象,将支持的运算操作映射为算子；进行功能完备性检查；若原生指令集的功能完备性不合格,则对待转化设计进行执行部件RTL功能扩展；针对待转化设计建立算子与控制信号的映射,得到算子与控制信号的映射表；基于算子与控制信号的映射表完成执行部件RTL设计剪裁。本发明将执行部件控制信号形成的空间作为指令集与RTL设计的接口,从而实现跨指令集执行部件设计的自动移植,针对处理器敏捷设计和跨指令集知识迁移的需求,能够有效缩短设计周期,增强执行部件设计的可配置属性。

本发明公开了一种运算装置、方法、介质及计算设备,其中该装置包括编译器、存储器、寄存器,以及控制器,其中,所述存储器用于在所述编译器和所述寄存器的作用下将所述Transformer模型的计算信息编译成规模化数据并储存,所述规模化数据至少包括按照时间和空间编译重组的运算指令及运算数据；所述寄存器用于从所述存储器中不间断的读取所述运算指令,并储存所述运算指令的相关信息；所述控制器用于根据所述寄存器读取的运算指令,以及所述运算指令的相关信息构建控制流,并按照流模式控制所述存储器选择相应的运算数据进行运算。本装置具有运算消耗小、运行速度快的优点。

本发明公开了一种数据处理方法、装置及电子设备,该方法包括响应于同步控制指令,从预设的策略池中确定对数据进行同步的目标策略,然后根据目标策略,在预设的脚本库中选择与目标策略匹配的目标同步脚本,同时发送目标同步脚本至第一服务器中,并控制第一服务器运行目标同步脚本,以使第一服务器以目标时间间隔不断的从第二服务器中拉取新增的数据,采用本发明实施例,能够控制第一服务器持续的从第二服务器中拉取新增的数据,使第一服务器与第二服务器持续保持数据同步的目的,从而解决无法有效减少数据被破坏的程度以及数据丢失的技术问题。