半导体装置及其指纹感测装置

本发明实施例关于一种半导体装置及其指纹感测装置。该半导体装置包括半导体基板、设置于上述半导体基板上的第一金属线路层、设置于上述第一金属线路层上的层间介电层、设置于上述层间介电层上的第二金属线路层以及设置于上述层间介电层中的第一导孔(via)及第二导孔。上述第二导孔位于第一导孔上且上述层间介电层中不包括任何金属线路层。本发明在不增加导孔宽度的前提下即可增加层间介电层的厚度,可应用于指纹感测装置而得到较佳的指纹辨识的敏感性。

2021-11-02

访问量：17

半导体封装体及其制造方法

本公开提供一种半导体封装体及其制造方法。该半导体封装体包括一第一半导体结构以及与该第一半导体结构接合的一第二半导体结构。该第一半导体结构具有一第一接合表面。该第二半导体结构具有一第二接合表面,其与该第一接合表面部分地接触。该第一接合表面的一部分与该第二接合表面的一部分隔离。该第一和该第二接合表面的所述部分之间的一空间被密封并形成一气隙于该半导体封装体中。

2021-11-02

访问量：21

半导体结构及其形成方法

一种半导体结构及其形成方法,其中形成方法包括：提供基底,所述基底上形成有栅极结构,所述栅极结构两侧的所述基底内具有源漏掺杂区；在所述基底上形成第一层间介质层,所述第一层间介质层覆盖所述栅极结构和所述源漏掺杂区；在所述第一层间介质层内形成接触孔,所述接触孔暴露出所述栅极结构表面和所述源漏掺杂区表面；在所述接触孔底部和侧壁上形成阻挡层；在所述接触孔内形成第一金属层,所述第一金属层的顶部表面低于所述阻挡层的顶部表面。本发明实施例提供的半导体结构的形成方法,有利于减小RC延迟,提高半导体结构的性能。

2021-11-02

访问量：18

半导体结构及其形成方法

一种半导体结构及其形成方法,其中,形成方法包括：提供基底,所述基底内形成有底层金属层；在所述基底上依次形成第一层间介质层和第二层间介质层；在所述第一层间介质层和所述第二层间介质层内形成第一通孔,所述第一通孔底部暴露出所述底层金属层的表面；在所述第二层间介质层内形成第一沟槽,所述第一沟槽底部与所述第一通孔顶部相连通；在所述第一通孔内形成第一导电层；在所述第一沟槽内形成第一金属互连层,所述第一金属互连层还位于所述第一导电层上。本发明实施例提供的形成方法,有利于降低形成的互连结构的电阻,提高半导体结构的电学性能。

2021-11-02

访问量：27

半导体封装装置及其制造方法

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：基板,具有第一表面；线路层,设置于第一表面,具有远离第一表面的第二表面；通孔,连通第一表面和第二表面,在第二表面具有开口,通孔的侧壁设置有第一种子层,第二表面延开口设置有第二种子层,第一种子层和第二种子层在开口处接合,第一种子层的厚度大于第二种子层的厚度。可降低通孔开口处种子层的肩凸高度,进而改善镀铜制程产生空洞现象的问题。

2021-11-02

访问量：22

半导体结构及其形成方法

方法包括：蚀刻衬底以形成开口；沉积延伸至开口中的第一介电衬垫；以及在第一介电衬垫上方沉积第二介电衬垫。第二介电衬垫延伸至开口中。将导电材料填充至开口中。方法还包括：实施第一平坦化工艺以平坦化导电材料,使得导电材料的在开口中的部分形成通孔；对衬底实施背侧研磨工艺,直至通孔从衬底的背侧露出；以及在衬底的背侧上形成导电部件。导电部件电连接至通孔。本申请的实施例还涉及半导体结构及其形成方法。

2021-11-02

访问量：17

掩膜版版图和半导体结构

一种掩膜版版图和半导体结构,掩膜版版图包括：第一掩膜版版图,包括第一子图形、以及位于第一子图形一侧的第二子图形和第三子图形；第二子图形和第三子图形位于同一版图中,第一子图形沿第一方向延伸；第二子图形沿第二方向延伸,第一方向和第二方向相垂直,且第二子互连层的延伸方向与第一子互连层的延伸方向相交；在第一方向上,第三子图形位于第二子图形的至少一侧,且第三子图形与第二子图形靠近第一子图形一侧的端部相连。本发明实施例,在曝光过程中,形成的所述第二子互连层在第二方向上的长度更长,相应的,形成的接触插塞易形成在第二子互连层上,所述接触插塞与第二子互连层接触良好,有利于提高半导体结构的电学性能。

2021-11-02

访问量：35

半导体装置

半导体装置,包含嵌在第一金属化层中的互连结构,第一金属化层包含介电材料。互连结构包含第一金属材料。半导体装置包含嵌在第一金属化层中的第一衬垫结构。第一衬垫结构沿着第一金属化层中的互连结构的一或多个边界延伸。第一衬垫结构包含与一或多种掺质反应的第二金属材料,第二金属材料不同于第一金属材料。

2021-10-29

访问量：32

半导体器件

一种半导体器件,包括：第一结构,包括第一接合结构；以及第二结构,在所述第一结构上,并且包括连接到所述第一接合结构的第二接合结构。所述第一接合结构包括：第一绝缘层；第一接合绝缘层,在所述第一绝缘层上；第一接合焊盘,穿透所述第一绝缘层和所述第一接合绝缘层的至少一部分；以及第一金属图案,在所述第一绝缘层中并且与所述第一接合绝缘层接触,并且具有在比所述第一接合焊盘的上表面更低的高度处的上表面。所述第二接合结构包括：第二接合绝缘层,接合到所述第一接合绝缘层；第二绝缘层,在所述第二接合绝缘层上；以及第二接合焊盘,穿透所述第二接合绝缘层并且连接到所述第一接合焊盘。

2021-10-29

访问量：24

一种集成被动元件的芯片封装结构及封装方法

本发明公开了一种集成被动元件的芯片封装方法及通过该方法所形成的封装结构,包括在基板上形成粘贴层；将芯片的器件面粘贴于粘贴层上；在粘贴层上形成封装体,包封住芯片,封装体的厚度大于芯片的厚度；在封装体的第二表面形成被动元件层,封装体的第二表面为远离芯片的器件面的表面,芯片的器件面与封装体的第一表面位于同一平面；在被动元件层上形成第一绝缘层；去除基板和粘贴层,露出芯片的器件面和封装体的第一表面；在封装体中形成导电柱,导电柱的一端与被动元件层相耦合,另一端与封装体的第一表面位于同一平面；在芯片的器件面和封装体的第一表面形成重布线层,重布线层与芯片和导电柱相耦合。

2021-10-29

访问量：35