本发明提供了一种半导体封装及其制造方法,包括：基板,顶面具有多个基板焊盘；芯片,底面具有多个芯片焊盘；多个堆叠结构,每个堆叠结构包括凸块和焊球,分别将多个基板焊盘的一个与多个芯片焊盘的相对应一个电连接；多个第一柱体,在芯片底面的边缘处,与基板顶面上的多个对准标记或者多个第二柱体在竖直方向上对准；密封剂,包裹芯片、多个堆叠结构、多个第一柱体和/或多个第二柱体。依照本发明的半导体封装及其制造方法,在芯片底部设置定位柱体,与基板上的定位柱体结合使用,在回流焊接过程中有效地预防焊锡熔融过大,提高了焊接可靠性和对准精度。

本发明提供了有图形晶圆的对准方法及半导体设备,该方法包括创建菜单时,采集基础模板图像及在与基础模板图像的图像采集区域相邻的区域采集若干相邻模板图像以组成拼接模板图像,自基础模板图像提取含有特征的基础正向模板,保存基础正向模板至菜单；执行菜单时,进行正向匹配和/或反向匹配以获得有图形晶圆的第一匹配点,其中,根据基础正向模板和采集的目标图像执行正向匹配,根据目标图像提取含有特征的反向模板,根据反向模板和拼接模板图像执行反向匹配；在获得第一匹配点后,获得其余匹配点,根据第一匹配点和其余匹配点进行有图形晶圆的本级对准。通过本发明,提高了对有图形晶圆的对准效率,降低对准失败的风险。

本发明提供一种贴片封装测试结构及其制备方法。所述贴片封装测试结构包括基底晶圆、位于所述基底晶圆表面的保护层及位于所述保护层上的导电凸块。本发明在基底晶圆表面形成导电凸块之前,先在晶圆表面形成保护层,由此可以增强导电凸块和晶圆之间的粘附性,避免导电凸块在后续的清洗等工艺中脱落,从而有效提高测试结构的稳定性,有助于降低测试成本。

本申请公开了一种显示面板及显示装置,包括显示区和非显示区,像素单元,呈阵列分布于所述显示区,所述像素单元包括至少一个子像素,所述子像素包括沿第一方向相对设置的第一对准电极、第二对准电极以及位于所述第一对准电极和第二对准电极之间的多个发光元件,所述多个发光元件包括沿第二方向排布,所述第一方向和所述第二方向相交,所述显示区包括第一显示区和第二显示区,位于所述第一显示区的所述发光元件的面积与所述子像素的面积比为A1,位于所述第二显示区的所述发光元件的面积与所述子像素的面积比为A2,且A1＞A2。本申请提供的显示面板及显示装置,能够改善显示面板中显示区的不同位置之间亮度均一性差的问题。

本发明提供了沟道孔的制作方法、存储器、其制作方法及存储系统。该方法在各第一沟道孔中形成填充柱,填充柱具有远离衬底的第一端部,然后在第一堆叠结构上形成图形化掩膜层,以图形化掩膜层为掩膜刻蚀第一堆叠结构,以使第一端部裸露,并在图形化掩膜层上形成中间绝缘层,第一端部位于中间绝缘层中,中间绝缘层对应于第一端部的位置形成有第一凸起标记,从而在形成第二堆叠结构后,使第二堆叠结构表面对应形成第二凸起标记,由于该第二凸起标记对应预形成的第二沟道通孔的位置,从而通过利用第二凸起标记进行套刻对准,降低了第二沟道通孔形成位置的偏差,进而提高了第二沟道通孔与第一沟道孔之间的对准精度,保证了器件的电学性能。

本发明提供了一种半导体结构及其测试结构,应用于半导体技术领域。在本发明提供了的一种测试结构中,其通过提出利用类似于脊柱叠层形状的设计的方式,在器件区域之间的切割道内的单位面积上至少堆叠放置两个测试结构,从而实现通过在切割道单位面积上增加测试结构的方式,在有限的切割道内设置足够多的测试结构,以提高晶圆上形成的半导体器件的测试结果的可靠性和稳定性,进而最终改善并提升晶圆良率。

本发明公开了一种IGBT器件结构及工艺方法,所述器件形成于半导体衬底中,器件具有元胞区、终端环区、漏电检测区以及截止区；所述漏电检测区位于终端环区与截止区之间。利用终端环区和截止区的之间的空间,设计了漏电检测区,结合半导体功率器件沟槽绝缘栅晶体管的工艺,可以及时发现功率器件工艺中的漏电产生,解决了现有IGBT器件结构不能及时捕捉监控器件结构受到磷离子污染或器件表面界面态缺陷没有及时修复产生的漏电现象。可以有效实现监控,达到及时发现漏电,确定漏电的大小,改善工艺。能够判定漏电是否来自于半导体表面,并测试漏电的大小,进行诊断,发现漏电来源进行改善治理。提高半导体器件稳定性和可靠性的目的。

本申请实施例涉及一种阵列基板的检测装置、检测系统和检测方法,所述阵列基板的检测装置,包括：像素基板；机械臂,设有与所述像素基板连接的阴极引线以向所述像素基板传输第一电位,所述机械臂用于移动所述像素基板,以使所述像素基板与阵列基板连接并接收来自所述阵列基板的第二电位,所述第一电位与所述第二电位之间的电位差用于驱动所述像素基板发光；探针,用于向所述阵列基板传输所述第二电位；和光学检测设备,对应于所述像素基板的发光区而设置,用于检测所述像素基板的亮态光学性能以确定所述阵列基板是否存在异常。

本发明提供了一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法,包括以下步骤：在SiC芯片的背面生长欧姆金属层；在欧姆金属层上进行刻蚀形成第一CTLM图形层；对第一CTLM图形层进行退火；在退火后的第一CTLM图形层上生长导电金属层；对导电金属层进行刻蚀形成与第一CTLM图形层中测试图形形状相同的第二CTLM图形层；采用四探针法测量第二CTLM图形层的电压和电流,结合第一CTLM图形层中测试图形的尺寸计算欧姆接触电阻率。本发明通过对原有CTLM法制造工艺的改进,在已退火的欧姆金属上增加一层加厚的高导电金属,再进行测试时使用四探针法避免加厚高导电金属电阻的影响,可以得出更准确的欧姆接触电阻率,且工艺流程简单,所需成本低。

在本发明实施例中,一种光学系统可包括光源,用于提供光束。所述光学系统可包括反射器,用于接收及重定向所述光束。所述光学系统可包括光闸,所述光闸具有开口以容许来自所述反射器的所述光束行进穿过所述开口。所述光学系统可包括光传感器,以在所述光束行进穿过所述开口之后接收所述光束的一部分,并将所述光束的所述部分转换成信号。所述光学系统可包括处理装置,以基于所述信号判断晶片的凹口是否处于允许位置。