本公开提供了一种半导体设备封装。所述半导体设备封装包含：衬底,所述衬底具有中心区域和围绕所述中心区域的外围；以及电子组件,所述电子组件安置在所述衬底上。所述衬底包含安置在所述外围内并且彼此间隔开的多个测试触点。所述电子组件包含虚设焊盘。所述虚设焊盘覆盖所述多个测试触点中的两个测试触点并且与所述多个测试触点中的其它测试触点侧向间隔开。还提供了一种半导体设备封装对齐检查方法。

本发明提供了一种焊盘结构、半导体测试结构及半导体测试方法,所述焊盘结构包括：绝缘介质层,形成于一衬底上；金属互连结构,形成于所述绝缘介质层中,所述金属互连结构包括相互绝缘的第一部分和第二部分；以及,焊盘,形成于所述绝缘介质层的顶部,所述绝缘介质层至少暴露出所述焊盘的顶表面,所述焊盘与所述第一部分电连接,所述焊盘与所述第二部分绝缘。本发明能够使得捕获到的高能带电粒子的量得到减少,进而改善了高能带电粒子对半导体器件的影响。

本发明涉及一种压接型高压大功率芯片结构,所述功率芯片结构包括：芯片半导体和四个金属保护层结构；四个所述金属保护层结构分别设置在所述芯片半导体的终端区结构的四个倒角区域。本发明的压接型高压大功率芯片结构在电场强度集中区域,即芯片半导体的终端区结构的四个倒角区域设置金属保护层结构,以改善压接型高压大功率芯片结构的电场分布,提升外部封装整体的绝缘能力。