以数字形式显示被测的电变量
压板跳合闸电流智能检测系统、方法以及终端
本申请提供一种压板跳合闸电流智能检测系统、方法以及终端,包括:一或多个智能压板,包括:电流采集模块,用于采集流过各智能压板主回路的跳合闸电流波形;智能压板管理器,通过总线连接所述各智能压板,用于储存、显示并发送各智能压板的跳合闸电流波形及智能压板投退位置;后台监测装置,与所述智能压板管理器通信连接,用于监测所述各智能压板的跳合闸电流波形。本申请解决了电力系统继电保护等自动装置跳合闸电流的直接检测问题,能准确、实时地反映跳合闸电流流过压板主回路的电流大小及时间,避免了事故现场无法快速、准确的判定跳、合闸回路工作过程,为跳、合闸事故的分析研判提供了直接的依据,适应了智能电网的发展要求。

2021-11-02

访问量:31

一种示波器探头的信号激励装置及示波器校准系统
本申请涉及一种示波器探头的信号激励装置及示波器校准系统,其中信号激励装置包括电源电路、驱动电路和测试电路,驱动电路用于产生预设频率和/或预设占空比的PWM驱动信号,测试电路用于在PWM驱动信号的作用下产生电流周期变化的第一校准信号且从电流测试端输出,以及产生电压周期变化的第二校准信号且从电压测试端输出。技术方案中,由于信号激励装置产生的第一校准信号、第二校准信号具有对齐的相位,则利用这两个校准信号能够分别对示波器的电流检测探头、电压检测探头进行零相位延迟的有效激励,从而保证示波器能够准确测量得到探头产生的电流信号和电压信号的相位变化情况,以便对相位滞后的信号进行相位补偿。

2021-11-02

访问量:45

一种多通道同步高速数据采集装置
本发明公开了一种多通道同步高速数据采集装置,通过时钟管理模块提供同步时钟,ADC在采样时钟的驱动下对信号进行采样,得到采样数据后传输到采集FPGA,多ADC数据同步模块在ADC中为采样数据添加时间戳标记,在采集FPGA中对采样数据进行调序,将带有标记位的采样点调整为第一路,并通过增加动态时延实现多ADC数据流同步;时钟同步时间戳添加和链路建立顺序管理模块对时钟同步、时间戳功能和JESD204B链路三个独立过程的工作顺序进行管理,解决三者在多ADC数据同步中的冲突,多通道采样同步模块通过调节时间戳信号与发送端器件时钟的相位关系,避免两者时序为例而产生随机延迟,基于触发的数据存储同步模块对信号进行精确延迟调节,实现了不同板间的数据同步存储。

2021-10-22

访问量:44

一种数字存储示波器微片种子自动测试系统
本发明公开了一种数字存储示波器微片种子自动测试系统,所述自动测试系统包括:DSP芯片、本机存储管理模块、外部存储管理模块以及启动与更新管理模块,DSP芯片为核心处理器,用于对系统存储文件进行管理的软件功能模块本。本发明系统实现数字存储示波器在本机存储器上的设置存储与回调、波形存储与回调功能,外部存储模块,并使设置信息、波形数据、屏幕图像数据以及波形录制数据在外部存储器上的存储及回调功能,屏幕图像数据不支持回调功能,启动与更新模块,嵌入式系统读取系统文件的方案和流程,实现嵌入式系统的安全启动,使嵌入式系统的固件升级方案以及嵌入式系统文件的安全可靠升级。

2021-10-22

访问量:37

一种基于时间戳的多通道采样同步方法
本发明公开了一种基于时间戳的多通道采样同步方法,先进行多ADC数据同步,再进行多通道采样同步;在多ADC数据同步时,通过FPGA分三次发送同步脉冲至时钟管理器,分别完成时钟同步、数据传输链路建立和时间戳标记,然后FPGA使用千兆收发器接收多片ADC发送的串行通道数据流转换为并行数据,然后对每通道的并行数据进行调序以及增加动态延迟,最终形成最终的用户数据流;多通道采样同步时,先调节ADC时序,然后测量通道间延迟并校正。

2021-10-22

访问量:40

被测装置的自动化识别
本发明涉及被测装置的自动化识别。用于被测装置的自动化识别并基于该识别来检索与被测装置相关联的数据的系统和方法。系统和方法包括:接收基于被测装置的标识特性的识别密钥;将接收到的识别密钥与数据库中存储的密钥进行匹配;当接收到的识别密钥与所存储的密钥匹配时,检索与所存储的密钥相关的数据;基于检索到的数据传送在测试和测量装置上执行动作的指令;接收与被测装置相关的新数据;以及用新数据来更新数据库中的与所存储的密钥相关的数据。

2021-10-12

访问量:28

一种数据采集系统的触发点偏移动态校正方法
本发明公开了一种数据采集系统的触发点偏移动态校正方法,通过在FPGA中设计一个计数器,在对采样数据进行时间戳标记的同时打开计数器,当FPGA接收到携带时间戳标记的采样点数据时,计数器停止计数得到计数值,并从屏幕上读出当前计数值下的触发点偏移量,再通过调节触发控制信号的延迟值,使实际触发点回到理想触发点的位置,重复操作得到两组不同数据,并利用两组数据推导出触发信号延迟值与计数读取值的计算公式,此后每次上电,读取计数器的值并带入公式,计算出本次上电的触发控制信号延迟值,将其写入FPGA延迟控制单元,完成触发点随机偏移的动态校正。

2021-10-01

访问量:35

基于数字示波器的波形展示方法和数字示波器
本发明公开了一种基于数字示波器的波形展示方法和数字示波器。其中,方法包括:获取原始波形上各数据点的横坐标和纵坐标;根据所述原始波形上各数据点的横坐标和纵坐标,在所述原始波形上寻找连续N个数据点的纵坐标保持不变的波段,其中,N大于或等于预设的数量阈值,按照预设的规则对所述波段沿水平方向进行缩短处理,并将所述原始波形上所述波段之后的各波段按所述波段缩短的长度沿水平方向向前平移,得到所述原始波形的变化波形;将所述原始波形的变化波形进行展示。采用本发明的方式,可方便用户观察周期较长波形的过程变化,提高示波器的使用便捷性。

2021-10-01

访问量:33

一种用于数字示波器的显示控制装置、方法和数字示波器
本发明公开了一种用于数字示波器的显示控制装置、方法和数字示波器,显示控制装置包括时基设置装置、波形信号获取装置和波形调节装置。时基设置装置用于设置时基参数。波形信号获取装置用于依据时基参数获取待显示的数字波形信号的波形时基方向显示点数。波形调节装置用于对待显示的数字波形信号的时基方向进行拉伸或压缩,以使得所述波形时基方向显示点数与显示时基方向点数相同,并将拉伸或压缩后的所述待显示的数字波形信号作为第一波形输出。由于在对数字示波器的时基档位微调时,只对待显示的数字波形信号进行拉伸或压缩来保证第一波形在预设的显示区域内显示,使得时基档位调节的硬件损耗小,处理速度快。

2021-09-24

访问量:39

一种波形通道的调整方法、数字示波器及可读存储介质
本申请涉及一种波形通道的调整方法、数字示波器及可读存储介质,该调整方法包括以下步骤:按照预设的采样频率对接入信号进行采样,以获取接入信号的第一幅度值;若第一幅度值超过当前波形通道的上下限值的范围,则按照第一调整策略加大采样频率;基于新的采样频率连续获取接入信号预设数量的第二幅度值,将多个第二幅度值分别与当前波形通道的上下限值进行比较,若第二幅度值超过上下限值的范围所占的比例大于预设阈值,则按照第二调整策略调大当前波形通道的档位;以及,若第二幅度值超过上下限值的范围所占的比例小于或等于预设阈值,则调整到预设的采样频率对接入信号进行采样。本申请对当前波形通道的档位进行调大,使其与接入信号相匹配。

2021-09-17

访问量:36

注册成为会员可查看更多数据。