本发明提出一种基于HP接口的多通道数据采集存储回放卡、系统及方法,系统包括采集设备、采集存储回放卡和用户端,采集存储回放卡包括FPGA单元、存储单元,FPGA单元包括可编程逻辑组件和处理器系统,可编程逻辑组件、处理器系统和存储单元依次连接,可编程逻辑组件和外部的采集设备连接,可编程逻辑组件和处理器系统之间设有用于传输数据的HP总线,每一对可编程逻辑组件的HP接口和处理器系统的HP接口互相连接形成HP总线中用于传输被采集数据的第一通道或用于传输被回放数据的第二通道。本发明具有较高集成度,配置有多个独立的通道可以同时进行数据采集和回放并能够进行高速数据读写,并能通过多种方式回放所存储的采集数据。

本发明公开了一种CPU与FPGA的数据传输动态监测方法及系统,其中,所述方法包括：构建CPU与FPGA间的数据传输通道；获得CPU端的第一数据包,且进行初始动态标记,获得第一动态标记；获得所述第一数据包传输至所述FPGA端的第二数据包；设定FPGA端的数据回传应答规则；根据所述数据回传应答规则,获得所述FPGA端对所述第二数据包的第一回传应答序号,且进行回传动态标记,获得第二动态标记；将所述第一动态标记和所述第二动态标记上传至数据传输动态监测系统,获得动态监测结果,对所述CPU与所述FPGA的数据传输进行动态监测。解决了现有技术中存在CPU与FPGA之间进行大数据传输时,常会由于FPGA的反压/阻塞问题,导致传输过程中数据丢失的技术问题。

本公开提供了一种基于深度学习的拓扑映射方法、装置、介质及程序产品,涉及深度学习、网络技术、高性能计算、拓扑探测和分布式系统技术领域。该方法的一实施方式包括：响应于接收到拓扑映射请求,获取多机集群的目标通信拓扑图；以及获取多机集群的目标集群拓扑图,其中,目标集群拓扑图以多机集群中的多个设备为节点和以多个设备之间的物理链路为边,多个设备中的每个设备包括至少一个图形处理器；将目标通信拓扑图映射到目标集群拓扑图。

本发明公开了一种片上数据交换的滚轮仲裁方法,基于N输入端口N输出端口的的NxN交叉网络,包括以下步骤：S1、确定优先仲裁排列；S2、判断排列中各预期传输对是否有传输需求,是则确定为实际传输对,确定的实际传输对立即进行数据传输；否则认定为非传输对；S3、进行顺序的行/列或列/行仲裁,选择优先级高的交换点作为实际传输对；S4、步骤S3轮询完毕后,优先仲裁排列滚动获得新的仲裁排列；S5、循环进行S2-S4。此种方法可以提高片上数据交换效率和速度,特别适合人工智能和大数据处理芯片,尤其是SIMT架构的芯片。此种方法属于芯片设计、片上网络、片上系统、和计算机体系结构。

本发明公开了一种四路服务器和四路服务设备。其中,所述四路服务器包括：第一处理器、第二处理器、第三处理器、第四处理器、扩展芯片、基板管理控制器和硬盘,该第一处理器、该第二处理器、该第三处理器和该第四处理器各支持最多八个内存通道,每个内存通过支持最多两个内存接口,该扩展芯片配置有高速串行计算机扩展总线标准模式扩展出九组高速串行计算机扩展总线标准总线,该基板管理控制器,通过其中一组高速串行计算机扩展总线标准总线与该扩展芯片相连接执行伺服器远端管理控制器,该硬盘,与该第一处理器相连接,实现将高速串行计算机扩展总线标准功能转换为串口硬盘功能。通过上述方式,能够实现技术自主的四路服务器。

本发明公开了一种双路服务器及其通连方法。其中,所述双路服务器包括：中央处理器和通道开关芯片,该中央处理器的高速串行计算机扩展总线标准通道与该通道开关芯片相连接,该中央处理器提供高速串行计算机扩展总线标准通道功能,该通道开关芯片提供与该中央处理器相同的高速串行计算机扩展总线标准通道功能。通过上述方式,能够实现双路服务器在搭配一路中央处理器时具备两路中央处理器相同的高速串行计算机扩展总线标准通道功能。

本申请公开了一种数据发送方法、装置、电子设备及存储介质。其中,方法包括：当所述多核处理器存在待发送数据时,向共享内存中第一核对应的循环缓存区写入待发送数据对应的第一信息；所述第一核表征存在待发送数据的核；所述第一信息用于描述对应的待发送数据；所述多核处理器的每个核在所述共享内存内配置有对应的循环缓存区；所述多核处理器的设定核确定出存在待发送数据；在检测到DMA空闲的情况下,所述设定核基于对所述共享内存的扫描结果,启动DMA链发出待发送数据。

本发明提供一种基于实时总线的板卡间时间同步方法、装置和电子设备,包括：从机板卡第一CPU接收主机板卡第一CPU发来的第一同步帧；从机板卡第二CPU接收主机板卡第二CPU发来的第二同步帧；主机板卡两CPU时钟周期一致,各同步帧周期性发送；基于第一同步帧和第二同步帧更新从机板卡第一CPU和第二CPU的时钟周期,使得从机板卡第一CPU和第二CPU的时钟周期,实时与主机板卡第一CPU和第二CPU的时钟周期保持一致。本发明提供的方法、装置和电子设备,解决了同一实时总线上的独立设备之间周期运行交互对时间和连续性较敏感的数据的延时、丢包和不连续的问题,实现了独立设备之间数据能够固定延时稳定传输。

本申请涉及电子技术领域,公开了一种主机与多个MCU传输数据的方法、MCU,主机与多个MCU连接为菊花链结构,主机和多个MCU各自包括单向的时钟接口和双向的数据接口,数据接口传输的数据包包括：顺序布置的起始码、前导码、有效载荷码和终止码,前导码定义数据包的类型。该方法包括：当主机向MCU写入数据时,主机发送固定周期的时钟信号和数据包到多个MCU,多个MCU根据数据包中的前导码确定写入数据的类型,将数据包中的有效载荷区的数据写入到目标MCU；当主机从MCU读取数据时,主机发送固定周期的时钟信号和数据包到多个MCU,当主机检测到目标MCU的数据接口使能时,根据前导码定义的数据类型从目标MCU读出数据。

本公开涉及用于使飞行器的计算单元同步的方法和系统。同步系统(1)包括：生成单元(12),基于来自独立时钟(13)的数据生成同步脉冲,同步脉冲被周期性地生成；传输链路(22A),将同步脉冲传输到每个计算单元(3)；和在每个计算单元(3)中的控制元件(23A),将接收到的同步脉冲与由计算单元(3)的内部时钟(9A)生成的脉冲进行比较,并据此得出存在一致性或缺乏一致性的结论；每个计算单元(3)的调度器(7A)在接收到同步脉冲时触发实施分区(P1A至PNA)的序列,且仅当相应计算单元的控制元件(23A)得出存在一致性的结论时才这样做,因此同步系统(1)能够可靠且准确地使计算单元(3)同步,同时有助于计算单元(3)的操作可靠性。