本发明公开了一种门级仿真网表文件正确性的验证方法及装置,通过创建cell类和netlist类；并获取verilog网表文件做装箱、布局、布线处理生成仿真网表文件；然后创建一个Netlist对象实例A,解析verilog网表,装箱和布局生成的结果文件,创建cell单元对象实例,并将信息存放到cell单元的实例属性中；然后创建一个Netlist的实例B,解析仿真网表文件,创建cell单元对象实例,并将信息存放到cell单元的实例属性中；比对实例A和实例B的各单元列表属性的信息,当比对信息一致时,说明从verilog网表到后仿真网表的转换过程中,后仿真网表文件是正确的。本发明通过验证后仿真网表文件的正确性,提前发现问题,缩短测试时间,提高测试效率,降低测试成本。

本发明涉及一种可配置分数分频器,包括上升沿参考时钟选择电路、下降沿参考时钟选择电路、低电平控制电路、高电平控制电路、状态选择电路和输出电路,上升沿参考时钟选择电路和下降沿参考时钟选择电路采用相同的电路结构,低电平控制电路和高电平控制电路采用相同的电路结构；可配置分数分频器接收L个输入时钟CLKMP,通过配置信号控制输出时钟边沿翻转时刻和高低电平持续时间,产生所需频率的输出时钟CLKOUT；CLKMP需满足频率相同相位相差360°/L的要求。本发明的可配置分数分频器,采用加法器、减法计数器和简单的控制逻辑实现,电路复杂度低,减小了电路所需面积和功耗。

本发明涉及一种嵌入式FPGA IP核顶层电路图自动生成方法、装置及存储介质,其中,生成方法包括：根据资源排布信息,创建包含有若干格点单元的资源格点阵列；选取一格点单元,读取资源子模块库和资源排布图,以在选定的格点单元中布置资源子模块；获取资源子模块的一功能端口并创建对应该功能端口的线网,并根据功能端口的方向属性创建线名；遍历资源子模块的所有功能端口及所有格点单元后,建立顶层电路端口,输出FPGA IP核顶层电路图。通过合理利用FPGA内部资源的重复性和规律性,配合资源子模块库和资源排布图,从而实现了IP核顶层电路图的自动生成,极大的缩短了IP核顶层电路的生成时间,提高了FPGA IP核的开发效率。

提供了一种多租户系统,其包括主机提供商、可编程器件和多个租户。主机提供商可以公布多租户模式共享和分配策略,其包括可编程器件和租户可以遵守的条款的列表。可编程器件可以包括安全设备管理器,该安全设备管理器被配置为以多租户模式操作以将租户角色加载到可编程器件上的给定的部分重配置(PR)沙盒区域中。安全设备管理器可以用于实施不同的PR沙盒区域之间的空间隔离以及一个PR沙盒区域中的连续的租户之间的时间隔离。

本发明公开了一种芯片及其pin出线设计方法,应用于BGA封装的芯片,根据芯片的pin位置信息及pin定义信息,确定芯片的pin出线所需的电路板层数；为芯片的pin分配各自在电路板的出线层；根据芯片的pin密度大小及传输线宽度要求,确定电路板上用于将芯片的pin引出到对应出线层的过孔的规格,以基于过孔进行相应出线设计。可见,本申请提供了一种针对BGA封装的芯片统一的芯片的pin出线设计,且设计较为精细化,从而保证了芯片pin的出线设计质量。

本申请公开一种面向云端深度学习推理的FPGA虚拟化硬件系统栈设计,涉及人工智能技术领域,该设计包括分布式FPGA硬件辅助虚拟化硬件架构、CPU服务器节点用于运行虚拟机容器、静态编译器和深度神经网络DNN,其中,所述深度神经网络DNN用于获取用户指令,通过所述静态编译器将所述用户指令编译为指令包；FPGA服务器计算节点,用于运行虚拟化系统服务和FPGA加速卡,所述FPGA加速卡包括虚拟化多核硬件资源池和四块双倍速率同步动态随机存储器DDR；总控制节点用于通过控制层管理所述CPU服务器节点和所述FPGA服务器计算节点中的各节点。上述方案的本申请解决了现有技术中面向深度学习推理应用的FPGA虚拟化方案中无法拓展到分布式多节点计算集群的技术问题。

本发明公开了一种基于观测硬件电路观测FPGA内部信号的方法,涉及FPGA技术领域,该方法通过对FPGA芯片进行硬件改进设计并结合相应的软件功能配置共同实现,通过在FPGA芯片内加入单独的观测硬件电路,观测硬件电路中的观测点为FPGA芯片内部可编程逻辑资源的输出口,将用户电路中产生的待观测信号的电路结构布局在观测点处作为约束条件生成配置码流并加载到FPGA芯片上运行,从而可以在用户电路的运行过程中,使用观测硬件电路而非可编程逻辑资源实现对待观测信号的在线观测,避免了因为没有空闲的可编程逻辑资源而无法实现观测功能的现象,可以保证稳定实现观测目标。

本发明公开了一种基于观测硬件电路对比观测FPGA内部信号的方法,涉及FPGA技术领域,该方法通过对FPGA芯片进行硬件改进设计并结合相应的软件功能配置共同实现,通过在FPGA芯片内加入单独的观测硬件电路并基于观测硬件电路的布局位置作为对信号的约束条件来生成配置码流,可以在用户电路的运行过程中,使用观测硬件电路而非可编程逻辑资源实现对待观测信号及其对应的参考信号的在线对比观测,从而确定待观测信号的相对行为,以满足相应的观测需要,可以保证稳定实现观测目标。

本申请公开了一种基于共享管脚分时观测FPGA内部不同信号的方法,涉及FPGA技术领域,该方法通过对FPGA芯片进行硬件改进设计并结合相应的软件功能配置共同实现,通过在FPGA芯片内加入单独的观测硬件电路,并以观测硬件电路中观测点的位置作为待观测信号的布局位置的约束条件来生成配置码流,在用户电路的运行过程中,输出多路选择器根据切换信号切换观测不同的观测点处的待观测信号输出观测,从而可以实现基于一个观测管脚对不同信号分时观测的功能,观测具有稳定性,且切换过程的实时性较好。