本发明公开了一种基于文字运算的三值忆阻全加器电路,包括加数A输入模块、加数B输入模块、进位C-(in)输入模块、文字运算模块、SUM输出模块和进位C-(out)输出模块；其中,所述加数A输入模块与进位C-(in)输入模块相连,用于产生文字运算模块的输入X；所述SUM输出模块与加数B输入模块、文字运算模块相连,用于实现和的输出；所述进位C-(out)输出模块与文字运算模块、SUM输出模块相连,用于实现进位C-(out)的输出。

本发明提出了一种基于FPGA的ORB-SLAM重定位特征点检索加速方法,包括：S1,将输入的图片缓冲,提取描述子；S2,然后进入工作空间Workspace,通过计算电路对结点的距离求解；S3,每个计算电路的结果会一起流向一个并行比较电路,求出最小值所在的点；S4,最后再判断是否是底层,若是则搜索结束,得出最终结点；S5,每个结点会有一个偏移值,用于寻找求子结点的地址,从而获得关键帧,然后根据关键帧集合进行重新定位。本发明对于电路资源的消耗情况,在计数器前加上近似单元AU形成累计并行计数器APC的电路结构,基于近似计算的原理,在bit流比较长并且需要复制多个相同结构的情况下可以减少硬件资源的消耗,并且提高电路计算速度。

本发明提供了一种基于磁性存储器的逻辑计算单元、方法及全加器,所述逻辑计算单元包括加法电路；所述加法电路包括用于存储加数的第一磁性存储器、与所述第一磁性存储器连接的第一通路和第二通路；所述第一通路用于响应于被加数信号进行加数与被加数的或运算,所述第二通路用于响应于加数信号和被加数信号完成加数与被加数的异或运算得到存储于所述第一磁性存储器中的第一异或结果,本发明的逻辑计算单元无静态功耗,写入速度快。