本发明涉及用于短的反射信道的串行器-解串器均衡化。说明性的短的高速率通信链路包括：串行器,该串行器提供具有至少10GHz的码元速率的信号；以及解串器,该解串器经由印刷电路板(“PCB”)迹线接收该信号,该印刷电路板(“PCB”)迹线在第一阻抗失配下耦合至串行器并且在第二阻抗失配下耦合至解串器。串行器和解串器中的至少一者包括均衡器,该均衡器相对于信号的处于码元速率的三分之一的频率分量,衰减信号的处于码元速率的一半的频率分量。尽管此类衰减可能会降低信噪比,但还是可以通过抑制信号反射来实现改善的通信性能。

本申请提供了一种移位寄存器的多路输出方法、装置、设备及存储介质,应用于电子技术领域,该方法包括：当第一时钟信号从低电平转变高电平时,移位寄存器将控制数据发送至存储寄存器中；存储寄存器的输出端将控制数据发送给D触发器集群的时钟输入端；当第二时钟信号从低电平转变高电平时,D触发器集群的时钟输入端将控制数据发送给D触发器集群的输出端；当第三时钟信号从低电平转变高电平时,D触发器输出端将控制数据发送给外部组件设备。本申请的有益效果主要在于：选择串行移位寄存器接收多位控制数据,再将接收到的控制数据通过D触发器集群输出端输出,实现串并转换功能,提高了集成电路的工作效率,以及减少输出接口的占用率。

本发明提供了一种串并转换电路,包括用于接收串行数据、正极性随路时钟以及负极性随路时钟,通过所述正极性随路时钟和所述负极性随路时钟对所述串行数据进行采样,得到双边沿采样数据,然后将所述双边沿采样数据同步到所述负极性随路时钟的时钟域进行数据移位,得到并输出移位数据的数据移位单元；通过接收所述负极性随路时钟,根据所述负极性随路时钟产生读取并行数据的并行读取时钟的时钟产生单元；根据所述并行读取时钟选择所述移位数据作为并行数据输出的并行选择输出单元,能够使当次数据当次输出,而不依赖后续数据的读取时钟,减少了数据读取的延时,提高了读取效率。