放大器(11)以与状态(GS)相应的增益对信号(I-A)进行模拟放大,作为信号(M-A)而输出。ADC(12)将信号(M-A)转换为数字信号,作为信号(M-D)而输出。模拟比较器(13及14)和递减判定部(24)对信号(M-A)超过第1电平进行检测,使状态(GS)转移至增益低1级的状态。数字比较器(21及22)和递增判定部(23)对信号(M-D)在规定期间持续地低于第2电平进行检测,使状态(GS)转移至增益高1级的状态。复原电路(27)以与放大器(11)的增益相应的增益对信号(M-D)进行数字放大,作为信号(O-D)而输出。

本发明的示例涉及用于校准时间交错模数转换器的装置、设备、方法和计算机程序。用于校准包括多个时间交错模数转换器电路的时间交错模数转换器的装置包括信号生成电路,该信号生成电路被配置为为多个时间交错模数转换器电路生成周期性校准信号,该周期性校准信号的周期是模数转换器的时钟信号的时钟周期的倍数。该装置包括处理电路,该处理电路被配置为获得模数转换器的输出信号,该输出信号基于由多个时间交错模数转换器电路对周期性校准信号进行的时间交错采样。该处理电路被配置为比较源自多个时间交错模数转换器电路中的不同模数转换器电路的周期性校准信号的一个或多个预定义部分的采样值。该处理电路被配置为基于对采样值的比较来确定多个时间交错模数转换器电路的偏差。

本发明涉及一种新型缩短极化码方法及系统。该方法包括根据极化码中每一分裂子信道的错误率确定相应分裂子信道的错误概率；并确定极化码错误概率集合；将极化码进行比特翻转运算；对比特翻转运算后的极化码进行分组；并将分组后的极化码确定辅助矩阵；根据辅助矩阵确定的缩短位集合和极化码错误概率集合确定冻结位集合；根据缩短位集合、信息位集合、缩短极化码的码长和冻结位集合进行极化码的缩短模式,确定缩短极化码；利用缩短极化码对光纤信道中传输的信息进行编码；译码时,将缩短极化码的码字位对应的LLR值确定为正无穷大,并利用极化码的译码器进行译码。本发明能够降低缩短极化码的误码率,提高兼容性,进而提高系统的稳定性。

本申请实施例提供一种维特比译码方法及设备,方法包括：将接收端接收到的编码序列输入维特比译码器；确定维特比译码器输出的最优路径的距离是否大于或等于预设距离阈值；若是,且编码序列的起始位置未进行过调整时,调整编码序列的起始位置；将调整后的编码序列输入维特比译码器后,若维特比译码器最新输出的最优路径的距离小于预设距离阈值,则将维特比译码器最新输出的译码序列确定为调整后的编码序列对应的译码结果。本申请实施例可以准确判断出维特比译码器的译码结果是否正确,当维特比译码器的译码结果错误时,通过调整编码序列的起始位置来修正编码序列相位后再重新译码,可以有效降低维特比译码结果的误码率。

本申请涉及数字信息传输技术领域,提供一种仅基于最小值的LDPC码最小和译码方法。在使用本申请所述译码方法前,需预构造一个码字本征函数f：引入一个易于获得的动态变量α,通过蒙特卡罗法构造和拟合得到次小值与最小值的差值δ和动态变量α之间的固定函数关系δ＝f(α)；然后运用本申请所述译码方法进行译码：在常规译码流程的校验节点更新阶段中,只求最小值,并利用最小值、本征函数f和实时获得的动态变量α′,动态计算次小值,再进行后续的常规译码流程。本申请中获取次小值的过程不同于常规译码,仅需一次加法,且次小值与最小值的差值是简单动态产生的,能在保证LDPC译码复杂度降低的同时,减少译码性能损失。

本发明提出了一种基于FPGA的高速码率兼容DVB-S2的LDPC编码器及编码方法,可以实现对DVB-S2标准所有LDPC码的编码,且可对各种码率编码器的资源进行共享。另外,本发明通过改变编码器架构的并行度,来动态调整本发明DVB-S2LDPC编码器的吞吐量,从而满足不同应用场景的需求。使用这个架构,在Xil inx xc4vsx55-10ff1148FPGA上实现了一个五种码率兼容的DVB-S2LDPC编码器,该编码器时延小,FPGA资源利用率高,编码吞吐量高,码率兼容LDPC编码器的总吞吐量高达4Gbps。

本发明提供一种按键扫描系统及方法,该系统包括控制模块、端口模块和按键阵列,其中：端口模块包括至少一个端口、与各端口连接的上拉电阻和下拉电阻；按键阵列中,至少一列按键中各按键的其中一端分别与不同的作为输入端的端口连接,另一端接入同一个作为输出端的端口,其中一列按键中各按键的其中一端分别与不同的作为输入端的端口连接,另一端接入同一电源端,其中一列按键中各按键的其中一端分别与不同的作为输入端的端口连接,另一端接入同一接地端；控制模块用于按列扫描按键。本发明提供的按键扫描系统及方法,解决了现有按键扫描系统及方法存在的无法在节省端口资源的同时支持更多按键的问题。

本发明提供了一种有限状态熵编码表的生成方法及系统,方法包括：得到待编码的数据块中的各字符的出现频率；基于预设最大状态值和各出现频率得到对应列的状态数量,进而形成有限状态熵编码表的空表；基于空表中每一空格的行数和对应字符出现频率得到各空格的初始值,进而得到初始表；遍历初始表,判断遍历到的第m行第n列的初始值是否大于第m-1行第n列的初始值；若大于,将第m行第n列的初始值作为其暂时值,并判断其是否与排列在其之前的初始值重复；若未重复,将其暂时值作为其状态值；若遍历完成,得到所有状态值,并判断其中是否有最大状态值；若有,基于所有状态值生成有限状态熵编码表的状态表。本发明实现了有限状态熵编码的硬件加速。

本发明实施例提供一种Sigma-Delta型DAC数字处理方法、装置、计算机设备及存储介质,本发明实施例提供的Sigma-Delta型DAC数字处理方法包括：对采样信号进行预设倍数上采,并对所述采样信号滤波,形成上采信号；对所述上采信号进行噪声整形,形成噪声整形信号；滤除所述噪声整形信号中带宽内失配相关噪声,并生成温度计码和符号数；将所述温度计码和所述符号数进行数模转换。本发明实施例提供一种Sigma-Delta型DAC数字处理方法、装置、计算机设备及存储介质,以实现成本低,支持转化多种采样率的音频信号并实现很高的信噪比。

本发明公开了一种数模转换控制方法及系统,控制器将接收到的数字信号转换为一级信号、中间信号和输出信号；控制器根据一级信号的数值开启主分压组中对应的主开关组,控制器根据中间信号的数值开启中间分压组中对应的中间开关组,控制器根据输出信号的数值开启输出组中对应的模拟信号的输出开关。系统包括：主分压组,主分压组用于将基准电压分成若干个电压段；副分压组,副分压组可切换的将主分压组的电压段分成若干副电压段；控制器,控制器为副分压组切换合适的主分压组电压段,并根据数字信号数值选择副电压段的电压输出为模拟信号。本发明提供一种可实现高精度数字-模拟信号转换,且占用少量空间的数模转换控制方法及系统。