阅读说明：本技术 用于单极化或双极化的薄膜全内反射衍射光栅 (Thin film total internal reflection diffraction grating for single or dual polarization ) 是由 J.M.米勒 G.威尔斯 L.田 M.奥莱瑞 于 2017-06-30 设计创作，主要内容包括：用于单极化或双极化的薄膜全内反射衍射光栅,可以包括基板。所述衍射光栅可以包括蚀刻停止层,以防止蚀刻所述基板。所述蚀刻停止层可以沉积在所述基板上。所述衍射光栅可以包括指示与电介质层的蚀刻相关联的蚀刻终点的标记层。所述标记层可以沉积在所述蚀刻停止层的一部分上。所述衍射光栅可以包括所述电介质层,所述电解质层在被蚀刻之后形成光栅层。所述电介质层可以至少沉积在所述标记层上。(A thin film total internal reflection diffraction grating for single or dual polarization may include a substrate. The diffraction grating may include an etch stop layer to prevent etching of the substrate. The etch stop layer may be deposited on the substrate. The diffraction grating may include a marker layer that indicates an etch endpoint associated with etching of the dielectric layer. The marker layer may be deposited on a portion of the etch stop layer. The diffraction grating may comprise the dielectric layer, the electrolyte layer forming a grating layer after being etched. The dielectric layer may be deposited at least on the marker layer.)

用于单极化或双极化的薄膜全内反射衍射光栅

本申请是申请号为201710521074.3、申请日为2017年6月30日、申请人为朗美通经营有限责任公司、发明名称为“用于单极化或双极化的薄膜全内反射衍射光栅”的发明专利申请的分案申请。

技术领域

本公开涉及一种反射衍射光栅，更具体地，涉及一种薄膜全内反射(TIR：totalinternal reflection)衍射光栅。本公开还涉及一种制造这样的薄膜TIR衍射光栅的方法。

背景技术

反射衍射光栅用于在诸如波长选择开关(WSS：wavelength selective switch)的波长选择光学装置中提供波长色散。可以以双通道配置应用反射衍射光栅(例如，在棱栅内)，使得WSS的光路导致光通过反射衍射光栅两次。

发明内容

根据一些可行的实施方式，一种衍射光栅可以包括基板；防止蚀刻基板的蚀刻停止层，其中蚀刻停止层可以沉积在基板上；指示与电介质层的蚀刻相关联的蚀刻终点的标记层，其中标记层可以沉积在蚀刻停止层的一部分上；以及在被蚀刻后形成光栅层的电介质层，其中电介质层可以至少沉积在标记层上。

根据一些可行的实施方式，一种基于全内反射来操作的衍射光栅，可以包括：基板；防止蚀刻基板的蚀刻停止层，其中蚀刻停止层可以形成在基板上；蚀刻停止层上的电介质光栅层；以及保护电介质光栅层的封装层，其中封装层可以至少形成在电介质光栅层上。

根据一些可行的实施方式，一种制造衍射光栅的方法可以包括：在基板上沉积蚀刻停止层；在蚀刻停止层的一部分上沉积标记层；在标记层上沉积电介质层；以及蚀刻电介质层以形成光栅层，在蚀刻电介质层期间，该方法可以包括通过蚀刻停止层防止蚀刻基板；以及基于蚀刻标记层，确定蚀刻要被停止。

附图说明

图1是现有反射衍射光栅的示例的图示；

图2是设计为基于TIR操作的薄膜衍射光栅的第一实施例的图示；

图3A-3F是与图2的第一实施例的设计和性能相关联的图示；

图4设计为基于TIR操作的薄膜衍射光栅的第二实施例的图示；

图5A-5C是与图4的第二实施例的设计和性能相关联的图示；

图6A和6B是设计为基于TIR操作的薄膜衍射光栅的第三和第四实施例的图示；

图7A-7C是与图6B的第四实施例的设计和性能相关联的图示；以及

图8是用于制造本文所述的薄膜TIR衍射光栅的示例性过程的流程图。

具体实施方式

下文对实施例的详细描述参考了附图。不同的附图中的相同的附图标记可以标识相同或相似的元件。下面描述的实施方式仅仅是示例，并不意图将实施方式限制为所公开的精确形式。而是选择这些实施方式来进行描述，以使得本领域的普通技术人员能够实践这些实施方式。

典型的反射衍射光栅包括基板和反射光栅层。这样的反射衍射光栅通常设计为，当反射衍射光栅处于第一级利特罗安装(first order Littrow mount)时，对于光的特定极化(例如横向磁(TM：transverse-magnetic)极化)，实现第-1级中的高衍射效率(DE)。典型的反射衍射光栅可以附接到棱镜(例如，使用光学环氧树脂)，以便形成棱栅。

图1是附接到棱镜120的现有反射衍射光栅100(在本文中称为现有衍射光栅100)示例的图示。如图1所示，现有衍射光栅100包括基板105和反射光栅层110，且使用光学环氧树脂115附接到棱镜120。如图1所示，反射光栅层110嵌入光学环氧树脂115中，使得反射光栅层110的二元光栅面形(例如，在反射光栅层110中蚀刻一系列的凹槽，以形成一系列的脊)在基板105和棱镜120之间。在一些情况下，反射光栅层110可以具有不同于二元光栅面形的面形，例如正弦光栅面形、三角形光栅面形、等等。典型的单极化现有衍射光栅100设计为使得对于TM极化的特定级(例如，第-1级)中的DE高(例如，≥90％)，且使得对于横向电(TE：transverse-electric)极化的特定级中的DE低(例如，≤8％)。

基板105通常由电介质材料形成，例如熔融二氧化硅(SiO2)或其他类型的玻璃。在一些情况下，反射光栅层110由反射金属材料(例如金)形成和/或涂覆有反射金属材料。然而，具有金反射光栅层110的现有衍射光栅(本文称为现有金衍射光栅100)可能引导致显著量的***损耗。例如，现有金衍射光栅100可以具有在从-约0.2分贝(db)到约-0.3dB的范围中的单通道***损耗。因此，在典型的双通道配置中，现有金衍射光栅100可以具有在从-约0.4db到约-0.6dB的范围中的***损耗。

现有金衍射光栅100的***损耗归因于至少两个因素。导致该***损耗的一个因素是反射光栅层110的金的反射率小于100％。换言之，反射光栅层110的金不反射入射在反射光栅层110上的所有的光。这导致现有金衍射光栅100的最大可获得DE小于100％。例如，对于波长为1550纳米(nm)的入射光，金反射光栅层110的反射率为约97％，其引起约-0.13db的***损耗。

导致与现有金衍射光栅100相关联的***损耗的另一因素是由光入射在其上的反射光栅层110的二元光栅面形(即，反射光栅层110的由凹槽和脊形成的不平坦表面)引起的不完美第-1级闪耀(blazing)。例如，对于波长为1550nm的光，反射光栅层110的二元光栅面引起不完美第-1级闪耀，其导致约-0.12dB或更大的***损耗。因此，基于这两个因素，现有金衍射光栅100的总体单通道***损耗可以在约-0.25dB至-0.31dB的范围中，这意味着对于TM极化的第-1级中的DE的范围可为从约93.2％至94.4％。

改善现有衍射光栅100的DE的一种方式是改善反射光栅层110的金属材料(例如金)的反射率。因此，在一些情况下，使用一个或多个反射电介质薄膜层(例如，而不是金属层)来形成反射光栅层110。然而，尽管相对少(例如，少于五个)的电介质薄膜层可以在对于TE极化的第-1级中实现近乎完美的闪耀(例如，约100％的DE)，但是需要大量的反射电介质薄膜层(例如，多于30)，以便在光具有高入射角时(例如，如典型的情况那样，当现有衍射光栅100处于第一级利特罗安装中时)，实现对于TM极化的第-1级中的高DE(例如，大于94％)。因此，当使用反射电介质薄膜层在对于TM极化的第-1级中实现高DE时，现有衍射光栅100的制造是昂贵、耗时和/或复杂的。

另外，随着光的波长偏离设计波长(例如，接近常规频带(C频带)的中心的波长、接近长波长频带(L频带)的中心的波长、等等)，现有衍射光栅100中与反射电介质薄膜层相关联的DE可具有显着的滚降(例如，DE的急剧下降)。另外，与金属(例如，金)反射光栅层110不同，反射电介质薄膜层110允许至少两个透射级(transmitted order)传播到基板105中。这导致额外的***损耗(例如，当光在透射级中泄露时)，因此，可能进一步减少现有衍射光栅100的DE。这样的透射级在图1中由“第0透射”和“第-1透射”的虚线示出。

本文所述的实施方式提供了基于全内反射(TIR)操作的薄膜电介质反射衍射光栅(本文称为薄膜TIR衍射光栅)的各种实施方式。本文所述的薄膜TIR衍射光栅包括小数量的(例如，一个、两个)反射电介质薄膜层，同时仍然在对于TM极化和/或对于TE极化的第-1级中实现高DE(例如，大于94％)。另外，本文所述的薄膜TIR衍射光栅防止了透射级的传播，从而防止了由于在这样的透射级中的光泄露引起的***损耗。在一些实施方式中，薄膜TIR衍射光栅可以设计为对于光的单极化(例如，TM极化或TE极化)或双极化(例如，TM极化和TE极化)实现高DE，如本文别处所述。

在一些实施方式中，薄膜TIR衍射光栅的可制造性和/或可靠性可以通过包括以下而得到改善：与在蚀刻期间保护基板相关联的蚀刻停止层、与在蚀刻期间标示或指示蚀刻终点相关联的标记层、和/或与保护薄膜TIR衍射光栅的薄膜光栅层相关联的封装层(例如，在光学贴合工艺期间、在运输期间、在清洁期间、等等)，如下文所述。

图2是设计为基于TIR操作的薄膜衍射光栅200的实施例的图示。如图2所示，薄膜TIR衍射光栅200可以包括基板205、蚀刻停止层210和薄膜光栅层215。如图所示，薄膜TIR衍射光栅200可以附接到光学元件220(例如，以便在光学元件220是棱镜时形成棱栅)。在一些实施方式中，光学元件220可以具有三角形形状(例如，光学元件220可以是棱镜)或非三角形形状(例如，光学元件220可以是多表面梯形、球形、等等)。

基板205包括层，在所述层上可以沉积薄膜TIR衍射光栅200的附加层。在一些实施方式中，基板205可以由电介质材料形成，电介质材料例如熔融二氧化硅、或其他类型的玻璃。

蚀刻停止层210包括由抗蚀刻材料形成的层。例如，蚀刻停止层210可以包括由抗反应离子蚀刻(RIE)的氧化铝(Al₂O₃)形成的层。在这种情况下，蚀刻停止层210可以确保与RIE工艺相关联的气体不会穿透基板205，从而防止基板205被蚀刻(如果该蚀刻被允许的话，可对薄膜TIR衍射光栅200的DE造成负面影响)。如图所示，蚀刻停止层210可以设置在基板205和薄膜光栅层215之间。

薄膜光栅层215(有时称为电介质光栅层)是衍射入射光的反射电介质光栅层。如图所示，薄膜光栅层215可以具有二元光栅面形，该二元光栅面形包括由凹槽分隔的脊，其中，凹槽可以形成在电介质材料的层中，以便通过蚀刻形成薄膜光栅层215，如下文所述。在一些实施方式中，脊的截面可以是矩形。附加地或替代地，脊的截面可以是梯形，或采取其他形状。在一些实施方式中，薄膜光栅层215的脊的顶部基本上平行于基板205的顶表面，且脊的侧壁基本上垂直于基板205的顶表面(例如，当脊的截面是矩形时)。在一些实施方式中，光栅面形可以是正弦形、三角形、梯形、或采取其他周期形状。二元阶梯可以是优选的光栅面形，这是由于它通过易于通过光刻蚀刻来制造。

在一些实施方式中，薄膜光栅层215可以由电介质层形成，该电介质层包括小数量(例如，一个或两个)的电介质材料层，该电介质材料的折射系数(n)大于空气的折射系数(n＝1)，例如是硅(Si，n＝3.60)，五氧化二钽(Ta₂O₅，n＝2.10)，二氧化硅(SiO₂，n＝1.45)，等等。在一些实施方式中，形成薄膜光栅层215的电介质材料可以基于期望的DE来选择或确定，如下文所述。

薄膜TIR衍射光栅200的层的布置允许薄膜TIR衍射光栅200基于超过临界角入射的光的TIR来操作(例如，如图2所示)。这里，超过临界角入射的光不被折射，而是被完全地内反射(例如，在镜面反射(第0)级中、在薄膜光栅层215附接到蚀刻停止层210的底部时存在的±1反射衍射级中)，在TM极化和TE极化中都可以具有100％％的反射率。图2所示的层的布置允许通过在蚀刻停止层210的下表面形成TIR界面(例如，平坦的、平面光栅/空气界面，而不是现有衍射光栅100的非平面表面)来允许这样的TIR操作。当薄膜TIR衍射光栅200的节距小于或等于设计波长的一半时，薄膜TIR衍射光栅200的TIR操作是可行的。光栅节距是从薄膜光栅层215的凹槽的边缘到相邻的凹槽的对应的边缘的距离。凹槽宽度是凹槽的边缘之间的距离。标准化的凹槽宽度是光栅节距的作为凹槽(节距的不作为脊的一部分)的一部分(例如，百分比)。光栅高度是凹槽的深度(即，脊的高度)。

由于薄膜TIR衍射光栅200的TIR操作和薄膜TIR衍射光栅200的层的布置，消除了基板透射级(例如，由于薄膜光栅层215定位在基板205的外表面上，而不是在光学元件220和基板205之间)。另外，薄膜光栅层215不需要嵌入在光学元件220和基板205之间的环氧树脂中。不需要在环氧树脂中嵌入薄膜光栅层215(例如，为了将薄膜TIR衍射光栅200附接到光学元件220)，通过使用这种环氧树脂而引起的薄膜光栅层215的弯曲或翘曲(例如，由于环氧树脂的膨胀或收缩)被消除。

作为示例提供了图2所示的层的高度、宽度和厚度，并且为了说明的目的被夸大。另外，与图2所示的层相比，薄膜TIR衍射光栅200可以包括附加的层、较少的层、不同的层、或以不同方式布置的层。

图3A-3F是与图2的薄膜TIR衍射光栅200的设计和性能相关联的图示。图3A是示例性曲线图的图示300，其示出了在对于薄膜TIR衍射光栅200的TM极化的第-1级中实现各种最小DE所需的轮廓面积，该薄膜TIR衍射光栅200包括由氧化硅、五氧化二钽和硅中的一个形成的薄膜光栅层215。对于具有所需的光的波长，具有足够高的折射率的其他材料也是可行的。如示出的，图3A对应的薄膜光栅层215的节距为每毫米1624线(线/mm)(即，重复图案，例如二元脊和间隙)，并且布置在利特罗安装中。轮廓面积可以指薄膜光栅层215的凹槽的宽度乘以凹槽的深度(即，薄膜光栅层215的脊的高度)。

如图3A所示，对于由硅或五氧化二钽(而不是二氧化硅)形成的薄膜光栅层215，轮廓面积的尺寸通常较大。换言之，与由二氧化硅形成的薄膜光栅层215相比，由硅或五氧化二钽形成的薄膜光栅层215的可制造性可以增加(例如，由于需要较少的精细蚀刻)。因此，在一些情况下，因此，在一些情况下，硅或五氧化二钽可被选择用于薄膜光栅层215，以增加薄膜光栅层215的可制造性。如图3A所示，当TM极化的第-1级中的期望ED大于约95％时，薄膜光栅层215不应由二氧化硅形成。

如进一步示出的，随着所需的最小DE增加，轮廓面积的尺寸通常减小(例如，对于硅、五氧化二钽和二氧化硅)。换言之，随着期望的最小DE增加，需要更精细的蚀刻。例如，当薄膜光栅层215由硅形成时，需要尺寸为约0.055平方微米的轮廓面积，以便实现TM极化的第-1级中的90％的DE。相反，当薄膜光栅层215由硅形成时，需要尺寸为约0.005平方微米的轮廓面积，以便实现TM极化的第-1级中的99％的DE。因此，薄膜光栅层215的可制造性通常会随着期望的DE的增加而降低。

尽管如此，如图3A所示，可以选择二氧化硅、硅或五氧化二钽来形成薄膜光栅层215，以便实现从约94％至约95％的DE(由于需要较小的轮廓面积，因此最难制造的是二氧化硅薄膜光栅层215)。可以选择硅或五氧化二钽用于形成薄膜光栅层215，以便实现大于约95％的DE。特别地，实现98％DE或99％DE所需的硅薄膜光栅层215的轮廓面积大于实现98％DE或99％DE所需的五氧化二钽薄膜光栅层215的轮廓面积。因此，在一些情况下，可以选择硅(而不是五氧化二钽)用于成薄膜光栅层215(例如，由于硅薄膜光栅层215的较大轮廓面积更容易制造)。然而，虽然下述实施方式描述了由硅形成的薄膜光栅层215，但在一些实施方式中，薄膜光栅层215可以由二氧化硅、五氧化二钽或其他合适的材料形成。

如上文提到的，图3A作为与实现由二氧化硅、五氧化二钽和硅形成的薄膜光栅层215的TM极化的第-1级中的各种DE相关联的示例而提供，其中薄膜光栅层215包扩1624线/mm，且布置在利特罗安装中。在实践中，薄膜光栅层215可以由不同的材料形成、具有不同的节距(可以具有额外的或较少的线数/mm)，可以设计为用于不同级(例如，第0级)中的高DE，或可以与上文参照图3A所述的不同的方式来配置。

图3B是具有由二氧化硅形成的薄膜光栅层215的特定参数的示例性薄膜TIR衍射光栅200，其包括1624线/mm和厚度为0.05微米的蚀刻停止层210。

如图3B所示，示例性薄膜TIR衍射光栅200可以包括标准凹槽宽度为0.4(即，示例性薄膜TIR衍射光栅200的光栅节距的40％是凹槽)且光栅高度为0.88微米的硅薄膜光栅层215。如图3B进一步所示，薄膜TIR衍射光栅200可以包括厚度为0.05微米的蚀刻停止层210。

在一些实施方式中，薄膜TIR衍射光栅200可以基于与标识薄膜光栅层215的参数相关联的设计空间来设计，以便实现TM极化的第-1级中的高DE，且实现TE极化的第-1级中的低DE，如下文关于图3C所述。单极化薄膜TIR衍射光栅200(例如，图3B中所描述的)的TM极化和TE极化的第-1级中的DE可以取决于入射光的波长。在实践中，薄膜TIR衍射光栅200可以包括不同数量的线/mm、不同的标准化凹槽宽度、和/或具有不同的厚度的蚀刻停止层210。

图3C是与标识单极化薄膜TIR衍射光栅200或双极化薄膜TIR衍射光栅200的薄膜光栅层215的参数(例如，标准化凹槽宽度、节距、凹槽宽度、光栅高度)相关联的示例性设计空间310的图示。图3C对于TM极化和TE极化示出了由硅形成的薄膜光栅层215的第-1级中的DE。另外，示例性设计空间310对应于C频带内的波长，该波长导致最差情况的极化设计空间(即，最小极化设计空间)，如下文所述。应理解，C频带中的所有其他波长将具有在相同区域中重叠的、并且至少与图3C中所示的设计空间的尺寸相同(如果不大于)的设计空间。如图3C所示，示例性设计空间310的纵轴对应于薄膜光栅层215的光栅高度(例如，脊的高度、凹槽的深度)的从0.0微米到1.0微米的范围。如进一步示出的，示例性设计空间310的横轴对应于薄膜光栅层215的凹槽宽度(例如，空气凹槽宽度(AGW))的范围，该凹槽宽度被标准化为薄膜光栅层215的节距(本文称为标准化凹槽宽度)。换言之，标准化凹槽宽度对应于薄膜光栅层215的作为凹槽(例如，而不是脊)的节距的百分比。

如图3C的右侧部分的图例所示，示范性设计空间310的黑色到浅灰色梯度表示进入上述光栅高度范围和标准化凹槽宽度范围内的TE极化的第-1级中的DE(例如，从0％到100％)。如图所示，TE极化的第-1级中的DE跨越示例性设计空间310而变化。例如，对于0.6的标准化凹槽宽度和0.1微米的光栅高度，TE极化的第-1级中的DE为约为100％。类似地，对于0.5的标准化凹槽宽度和0.1微米的光栅高度，TE极化的第-1级中的DE为约50％。另外，对于0.2的标准化凹槽宽度和0.1微米的光栅高度，TE极化的第-1级中的DE为约0％。

透明黑色区域(图3C中被白色虚线包围)表示示例性设计空间310的这样的区域：在该区域中，TM极化的第-1级中的DE大于或等于90％。例如，对于0.3的标准化凹槽宽度和0.35微米的光栅高度，TE极化的第-1级中的DE大于或等于90％。

如上文示出的，图3C作为用于由硅形成的薄膜光栅层215的第-1级中的DE的示例性设计空间310而提供，并且对应于对于C频带内的波长的TE和TM极化具有不同DE的区域，所述波长导致最差情况下的极化设计空间。示例性设计空间310包括在TM极化的高DE与TE极化的低DE之间的重叠区域(例如，其可以用于设计单极化薄膜TIR衍射光栅200)，或者在TM极化的高DE和TE极化的高DE之间的重叠区域(例如，其可以用于设计双极化薄膜TIR衍射光栅200)。对于其他波长(例如，在C频带内、在L频带内等)，和/或对于由其他材料形成的薄膜光栅层215，存在其他设计空间(例如，具有更宽的范围、更小的范围、和/或不同范围的光栅高度和/或标准化凹槽宽度)。换言之，示例性设计空间310是可行的设计空间的单个示例。

在一些实施方式中，可以使用示例性设计空间310来标识薄膜光栅层215的参数，以便设计薄膜光栅层215，从而实现与光的一个或两个极化相关联的期望的DE。例如，在薄膜光栅层215要实现TM极化的第-1级中的高(例如，大于或等于94％)的DE和TE极化的第-1级中的低(例如，小于10％，约0％)DE的情况下(即，当薄膜TIR衍射光栅200设计为用于单极化时)，薄膜光栅层215的参数可以近似地基于图3C中标记为“单极化设计空间”的区域而被标识。在单极化设计空间内，TM极化的第-1级中的DE高，而TE极化的第-1级中的DE低。

作为特定的示例，硅薄膜光栅层215具有0.4的标准化凹槽宽度和0.88微米的光栅高度(类似于上文关于图3B所描述的，且在单极化设计空间内通过标记为“x_s”的点来标识)，可以实现TM极化的第-1级中的高DE和TE极化的第-1级中的低DE。

图3D是示例性曲线图320的图示，其示出了对于波长范围为从1500nm到1600nm(即，大约跨越C频带)的入射光，TE极化的第-1级中的DE和TM极化的第-1级中的DE。

如图3D所示(例如，通过标识为TM R1的线，并使用对应的左纵轴)，TM极化的第-1级中的DE范围为从约96.8％(例如，在1500nm和1600nm时)至约99.9％(例如，在约1550nm时)。如进一步示出的(例如，通过标识为TE R1的线，并使用对应的右纵轴)，TE极化的第-1级中的DE范围为从约0.4％(例如，在1500nm时)到约2.1％(例如，在1600nm时)。因此，如图3D所示，在C频带中可以容易地实现超过约99％的、TM极化的第-1级中的DE。这可以允许使***损耗改善约0.4dB至约0.6dB(例如，与现有衍射光栅100相比)。仍如图所示，在C频带中可以实现小于约1％的、TE极化的第-1级中的DE，与现有衍射光栅100相比，其对应于约5％的改善。

返回到图3C，在薄膜光栅层215要实现TM极化的第-1级中的高(例如，大于或等于94％)DE和TE极化的第-1级中的高DE的情况下(即，当薄膜TIR衍射光栅200设计为用于双极化时)，薄膜光栅层215的参数可以近似地由图3C中标记为“双极化设计空间”的区域来标识。在双极化设计空间中，TM极化的第-1级中的DE高，且TE极化的第-1级中的DE高。在薄膜TIR衍射光栅200要使极化相关的损耗(PDL)最小化的情况下，薄膜光栅层215可以设计为用于双极化闪耀(例如，由于对两个极化都实现了高DE，与极化相关的损耗被减小)。

作为特定的示例，薄膜光栅层215具有0.7的标准化凹槽宽度(例如，节距的70％)和0.38微米的光栅高度(在双极化设计空间内通过标记为“x_d”的点来标识)，可以实现TM极化的第-1级中的高DE和TE极化的第-1级中的高DE。图3E是示例性薄膜TIR衍射光栅200的图示，其具有这些参数：具有1624线/mm的薄膜光栅层215和厚度为0.05微米的蚀刻停止层210。在实践中，薄膜TIR衍射光栅200可以包括不同数量的线/mm和/或具有不同厚度的蚀刻停止层210。

双极化薄膜TIR衍射光栅200(例如，图3E中所描述的)的TM极化和TE极化的第-1级中的DE可以取决于入射光的波长。图3F是示例性曲线图330的图示，其示出了对于波长范围为从1500nm至1600nm的入射光，TM极化的第-1级中的DE、TE极化的第-1级中的DE、以及第-1级中的平均DE(即，TM极化和TE极化的DE的平均值，由标识为“Av.R1”的线所示)。图3F还示出了TM极化和TE极化两者的第0级中的DE(分别由标识为“TM R0”和“TE R0”的线所示)。

如图3F所示(例如，通过标识为“TM R1”的线)，TM极化的第-1级中的DE的范围为从约88％(例如，在1600nm时)到约100％(例如，在约1520nm时)。进一步示出地(例如，通过被标识为“TE R1”的线)，TE极化的第-1级中的DE的范围为从约95.0％(例如，在1500nm时)至约99.0％(例如，在约1560nm时)。因此，对于TE极化和TM极化都可以实现第-1级中的高DE，同时对于TM和TE极化第0级中的DE相对较低(例如，对于TM极化和TE极化，分别小于约12％和5％)。

因此，如图3F所示，可以在C频带中对于TM极化和TE极化两者容易地实现超过95％的、第-1级中的DE。这对应于约为-0.14dB的最差情况的***损耗，和约0.16dB最差情况的PDL。

特别地，图3A-3F仅作为示例提供，并且其他可行示例可与图3A-3F相关联的那些不同。例如，薄膜光栅层215可以包括额外的或较少的线/mm(lines/mm)，可以由不同的材料形成，等等。作为另一示例，薄膜TIR衍射光栅200可以包括具有不同厚度的蚀刻停止层210，可以包括附加的和/或不同的层(例如，标记层225、封装层230、如下文所述)，可以被设计用于不同级(例如，第0级)中的高DE，可以设计用于较大的波长范围中的、较小的波长范围中的或不同的波长范围(例如，L频带)中的光，等等。换言之，图3A-3F只是与可行的薄膜TIR衍射光栅相关联的示例，该薄膜TIR衍射光栅基于TIR操作，同时实现TM极化和/或TE极化的高DE。

图4是设计为基于TIR操作的薄膜衍射光栅235的第二示例性实施方式的图示。如图4所示，薄膜TIR衍射光栅235可以包括基板205、蚀刻停止层210、薄膜光栅层215和标记层225。如图所示，薄膜TIR衍射光栅235可以附接到光学元件220(例如，以便形成棱栅)。如图4所示，衍射光栅235通过基板205的与薄膜光栅层215相反的侧面(例如，基板205的底部)附接到光学元件220。

如图所示，薄膜TIR衍射光栅235可以具有类似于薄膜TIR衍射光栅200的结构(例如，基板205、蚀刻停止层210和薄膜光栅层215的类似的布置)。除了这些层以外，薄膜TIR衍射光栅235可以包括设置在蚀刻停止层210和薄膜光栅层215之间的标记层225。

标记层225包括这样的层：该层在蚀刻薄膜电介质材料(自其形成薄膜光栅层215)期间，与标示、指示和/或标识蚀刻终点(例如，应当停止蚀刻的点)相关联。在一些实施方式中，标记层225可以由可蚀刻材料形成，可蚀刻材料例如硅、氮化硅(Si₃N₄)、五氧化二钽，等等。在一些实施方式中，标记层225的厚度可以小于约0.1微米，例如50nm。

在一些实施方式中，薄膜TIR衍射光栅235的可制造性可以通过标记层225来改善(例如，与薄膜TIR衍射光栅200的可制造性相比)。例如，可以在薄膜电介质层中蚀刻(例如，朝向基板205)凹槽，以便形成薄膜光栅层215。在典型的RIE蚀刻工艺中(例如，使用氟基化学物质的工艺)，当蚀刻到达基板205时，由蚀刻产生的反应物(例如，氟化硅(SiF)、C-N、氟化钽(TaF))被与蚀刻室相关联的质谱仪检测到。这里，当质谱仪检测到正在产生的反应物的量的增加、激增或峰值等时(例如，由于蚀刻到达并穿透基板205)，质谱仪导致蚀刻停止。换言之，质谱仪是基于蚀刻穿透基板205时产生的反应物、而不是通过监测进行蚀刻的时间量来检测蚀刻终点。

然而，如上文所述，由于蚀刻停止层210耐受蚀刻，不产生检测蚀刻终点所需的反应物(例如，因为蚀刻不穿透基板205)。在这种情况下，可以使用基于时间的蚀刻。然而，为了确定终点，可以采用通过蚀刻速率校准的精确定时。由于特定蚀刻室的蚀刻速率的自然变化、以及不同蚀刻室之间的蚀刻速率的变化，这种定时难以确保不同的蚀刻(例如，使用相同的室的不同蚀刻，使用不同的室的不同蚀刻)。因此，在基于给定的时间的蚀刻期间，可能会发生薄膜光栅层215在横向方向上的过度蚀刻(例如，进入脊的侧壁中)和/或薄膜光栅层215的蚀刻不足。这样的蚀刻变化将影响整个蚀刻过程的产率，因为可能无法可靠地实现光栅面形公差。换言之，在使用基于时间的方法的情况下，蚀刻过程可能是不可重复的。

当薄膜TIR衍射光栅235包括蚀刻停止层210时，通过允许将上述基于反应物检测的蚀刻技术用于蚀刻电介质层(自该电介质层形成薄膜光栅层215)，标记层225可以改善薄膜TIR衍射光栅235的可制造性。例如，标记层225可以由二氧化硅或氮化硅形成。这里，当蚀刻到达并穿透标记层225时，可以由于穿透标记层225而产生反应物(例如，氟化硅)。换言之，标记层225的蚀刻可能导致标记层225标示或指示蚀刻终点(通过产生可检测的反应物)。因此，质谱仪能够检测反应物的量的增加、激增或峰值，并且可以因此导致蚀刻停止。这可以以可重复的方式通过确保可以可靠地实现光栅面形公差来改善薄膜TIR衍射光栅235的可制造性。

作为示例提供了图4所示的层的高度、宽度和厚度，且为了说明的目的而夸大。在实践中，与图4所示的相比，薄膜TIR衍射光栅235可以包括附加的层、较少的层、不同的层、或以不同方式布置的层。

在一些实施方式中，由于在薄膜TIR衍射光栅235中包括标记层225，薄膜TIR衍射光栅235的DE可能不会受到显著的影响。图5A是示例性曲线图500的图示，其示出了包括由二氧化硅和氮化硅形成的标记层225(厚度范围为从0.001微米到约0.8微米)的薄膜TIR衍射光栅235的TM极化的第-1级中的DE。如提到的，图5A对应的硅薄膜光栅层215的节距具有1624线/mm，且布置在利特罗安装中。

如图5A所示(通过标识为“minDE TM SiO₂标记”的线)，当标记层225由二氧化硅形成时，当标记层225的厚度小于或等于约0.065微米时，TM极化的第-1级中的DE大于98％，且当标记层225的厚度小于或等于大约0.025微米时，TM极化的第-1级中的DE大于99％。

类似地，(如标记为“minDE TM Si₃N₄标记”的线所示)，当标记层225由氮化硅形成时，在标记层225的厚度小于或等于约0.81微米时，TM极化的第-1级中的DE大于98％，且在标记层225的厚度小于或等于0.041微米时，TM极化的第-1级中的DE大于或等于99％。

特别地，由氮氧化硅标记层225产生的DE的滚降比二氧化硅标记层225的滚降较部不急剧(例如，当标记层225的厚度超过0.1微米时)。然而，如图所示，当标记层225小于或等于约0.05微米(50nm)时，第-1级中的DE不受显著的影响，不管标记层225是否由二氧化硅或氮化硅形成。

因此，在一些实施方式中，标记层225可以沉积在薄膜TIR衍射光栅235的光栅区域中。换言之，在薄膜TIR衍射光栅235的制造期间，标记层225可以沉积在其上形成有薄膜TIR衍射光栅235的基板205(例如，晶片)的芯片边界内(即，在芯片上的区域中)。这里，标记层225的部分保留在薄膜TIR衍射光栅235的脊中，并且设置在薄膜光栅层215和蚀刻停止层210之间(例如，如图4所示)。

附加地或替代地，标记层225可以沉积在其上形成有薄膜TIR衍射光栅235的基板205的芯片外的区域(例如，过程控制检测(PCM)区域，芯片边界外的区域)中(例如，而不是沉积在芯片上的区域中，或附加地沉积在芯片上的区域中)。

图5B是示例性晶片510的图示，其示出了标记层225沉积在晶片的芯片外区域中，在该晶片上形成多个薄膜TIR衍射光栅235。如图5B所示，在示例性晶片510上，标记层225可以沉积在与每个芯片边界的端部相邻的芯片外区域中。如图5B所示，在该示例中，标记层225不沉积在晶片510的芯片边界内(即，不沉积在芯片上的区域中)。这里，晶片510可以被掩蔽，使得蚀刻发生在芯片边界内的光栅区域内(例如，由具有垂直线的白色区域标识)且在存在标记层225的芯片外区域内(例如，由具有垂直线的灰色区域标识)。这里，如上所述，当蚀刻穿透芯片外区域中的标记层225时，可以产生可由质谱仪检测的反应物(即，标记层225可以标示或指示蚀刻终点)，并且可以停止蚀刻。在该示例中，得到的薄膜TIR衍射光栅将不包括标记层225，并且可以类似于上文关于图2描述的薄膜TIR衍射光栅200。

图5C是示例性晶片510的局部截面，其包括芯片外区域中的标记层225，且不包括芯片上的区域中的标记层225。如图所示，标记层225存在于芯片外区域中(例如，在芯片边界外)，且不存在于芯片上的区域中(例如，在芯片边界内)。如进一步示出的，在一些实施方式中，晶片510可以包括在具有标记层225的芯片外区域和不具有标记层225的芯片上的区域之间的未蚀刻区域中。

特别地，图5A-5C仅作为示例提供，并且其他可行的示例可与图5A-5C相关联的那些不同。例如，薄膜光栅层215可以包括额外的或较少的线/mm，且可以由不同的材料形成，等等。作为另一示例，薄膜TIR衍射光栅235可以包括具有不同厚度的蚀刻停止层210和/或标记层225，可以包括附加的和/或不同的层(例如，封装层230，如下文所述)，可以设计为用于不同级(例如，第-2级、第-3级)中的高DE，可以设计为与较大波长范围中的、较小范围波长中的，不同波长范围中的光一起使用，等等。作为附加示例，标记层225可以包括在离开薄膜TIR衍射光栅235的芯片上区域中。换言之，图5A-5C仅仅是与可行的薄膜TIR衍射光栅相关联的示例，所述薄膜TIR衍射光栅基于TIR操作，同时实现TM极化和/或TE极化的高DE，并且使用与指示蚀刻终点相关联的标记层来制造。

图6A和图6B分别是设计为基于TIR操作的薄膜衍射光栅240和245的示例性实施方式的图示。如图6A所示，薄膜TIR衍射光栅240包括基板205、蚀刻停止层210、薄膜光栅层215和封装层230。如图所示，薄膜TIR衍射光栅240可以附接到光学元件220(例如，以便形成棱栅)。

如图所示，薄膜TIR衍射光栅240具有的结构可以类似于薄膜TIR衍射光栅200(例如，基板205、蚀刻停止层210和薄膜光栅层215的类似的配置)。除了这些层以外，薄膜TIR衍射光栅240包括封装层230。

封装层230包括设计为覆盖、封装和/或保护薄膜TIR衍射光栅240的薄膜光栅层215的永久层。在一些实施方式中，封装层230可以由硬质、耐刮电介质材料形成，例如熔融的二氧化硅、玻璃(例如，旋涂玻璃、原子层沉积(ALD)沉积的SiO₂)、等等。如图6A所示，封装层230的厚度可以大于薄膜光栅层215的厚度(例如，薄膜光栅层215的脊的高度)。

在一些实施方式中，封装层230可以防止薄膜光栅层215例如在以下期间被接触、损坏、刮伤、污染、或以其他方式接触：，在棱栅组装期间(例如，在粘合步骤期间、抛光步骤期间、当将光栅或棱栅集成到光学机构/光学平台中时，等等)、运输期间、人的处理期间、等。在这里，使用封装层230消除了对将可移除的保护性材料(例如加拿大香脂(CanadaBalsam)，保护性涂料)施加到薄膜光栅层215的需要，这可以是有利的，因为可移除的保护性材料可能无法完全保护薄膜光栅层215，可能难以移除，或者可能在移除/清洁期间造成损坏，等等。

另外，可以抛光封装层230，而不损坏薄膜光栅层215，以便使得薄膜TIR衍射光栅240的封装表面平整化或平坦化(例如，如图6A所示的薄膜TIR衍射光栅240的最下面的表面)。例如，由于使用封装层230，薄膜TIR衍射光栅240的TIR界面位于封装层230的封装表面处，如图6A所示(例如，而不是如对于薄膜TIR衍射光栅200和235那样在蚀刻停止层210的底部)。因此，薄膜TIR衍射光栅240的封装表面可以被平整化或平坦化，以防止由非平面或粗糙的TIR界面引起的DE的减少。这里，薄膜TIR衍射光栅240的封装表面可以***纵、接触、抛光和清洁，而不会有将对薄膜TIR衍射光栅240的DE产生负面影响的、损害薄膜光栅层215的风险。在一些实施方式中，在一些实施方式中，可以抛光光栅芯片的侧面以与棱镜22的侧面重合，从而形成用于光束的输入表面。

另外，封装层230允许将可移除的保护形材料施加到可以容易地移除的、现在的平坦封装表面(例如，使用典型的拭子和溶剂清洁工艺)。

在一些实施方式中，薄膜TIR衍射光栅可以包括标记层225和封装层230。例如，如图6B所示，薄膜TIR衍射光栅245可以包括基板205、蚀刻停止层210、薄膜光栅层215、标记层225和封装层230。如图所示，薄膜TIR衍射光栅245具有的结构可以类似于薄膜TIR衍射光栅235(例如，基板205、蚀刻停止层210、薄膜光栅层215和标记层225的类似的布置)。

作为示例提供了图6A和图6B所示的层的高度，宽度和厚度，并且为了说明的目的被夸大。在实践中，与图6A和图6B所示的相比，薄膜TIR衍射光栅240和/或薄膜TIR衍射光栅245可以包括附加的层、较少的层、不同的层、或以不同方式布置的层。

在一些实施方式中，薄膜TIR衍射光栅245的DE可以取决于封装层230的厚度，但可不显著地受其影响。图7A是薄膜TIR衍射光栅245的图示，其包括的封装层230的厚度大于薄膜光栅层215的厚度。如图所示，封装层230与薄膜光栅层215之间的厚度差异被标识为d_T。

图7B是示例性曲线图710的图示，其示出了包括封装层230的薄膜TIR衍射光栅245的TM极化的第-1级中的DE，其中厚度差异(d_T)的范围为0.00微米至约0.37微米。如提到的，图7B对应的薄膜TIR衍射光栅245包括二氧化硅封装层230、硅或二氧化硅薄膜光栅层215、氧化铝蚀刻停止层210、以及二氧化硅标记层225。另外，图7B示出了TM极化的第-1级中的DE，并且对应于C频带内的导致最差情况的DE的波长(即，对于C频带中的其他波长，DE可以相同或更高)。

如图7B所示(通过标识为“minDE C频带”的线)，当d_T为0.0微米时(即，当封装层230与薄膜光栅层215的厚度相同时)，TM极化的第-1级中的DE为约98％，与不具有封装层230的薄膜TIR衍射光栅240相比，其下降了约1％。如图所示，对于在0.0微米和约0.15微米之间的d_T，DE进一步减少(即，低于98％)。然而，如图所示，对于在约0.15微米和约0.28微米之间的d_T，DE恢复(即，到至少98％)，当d_T为约等于0.25微米时，具有峰值DE，其约为99.5％。换言之，与薄膜TIR衍射光栅235相比，薄膜TIR衍射光栅245可以具有增加的DE。如进一步示出的，对于大于约0.28微米的d_T，DE再次减少，且存在显著的DE滚降。

图7A和图7B仅作为示例提供，并且其他可行的示例可与关联图7A和图7B而描述的那些不同。例如，薄膜光栅层215可以包括额外的或较少的线/mm，可以由不同的材料形成，等等。作为另一示例，薄膜TIR衍射光栅235可以包括具有不同厚度的蚀刻停止层210、标记层225、和/或封装层230，可以包括附加的和/或不同的层，可以设计为用于不同级(例如，第-2级、第-3级)中的高DE，可以设计为与较大波长范围中的、较小波长范围中的、或不同波长范围中的光一起使用，等等。换言之，图7A和图7B仅是与可行的薄膜TIR衍射光栅相关联的示例，所述薄膜TIR衍射光栅基于TIR操作，同时实现TM极化和/或TE极化的高DE，并且包括与保护薄膜光栅层相关联的封装层。

图7C是与标识单极化薄膜TIR衍射光栅245或双极化薄膜TIR衍射光栅245的参数(例如，标准化凹槽宽度、节距、凹槽宽度、光栅高度)相关联的示例性设计空间720的图示，其中d_T等于0.25微米。图7C示出对于TM极化和TE极化两者，由硅形成的薄膜光栅层215的第-1级中的DE。另外，示例性设计空间720对应于C频带内的导致最差情况的极化设计空间(即，最小的极化设计空间)的波长。

如图7C所示，示例性设计空间720的纵轴对应于在从0.0微米到2.0微米的范围内的封装光栅高度(例如，薄膜光栅层215的变化厚度加上约为0.25微米的常数dT)。如进一步示出的，示例性设计空间720的横轴对应于在从0.0到1.0范围内的标准化凹槽宽度。

如图7C的右侧部分中的图例所示(且类似于上述示例性设计空间310)，示例性设计空间720的黑色到浅灰色梯度表示在上述封装光栅高度范围和标准化凹槽宽度范围内的、TE极化的第-1级中的DE(例如，从0％到100％)。透明黑色区域(图7C中被白色虚线包围)表示示例性设计空间720的这样的区域：在该区域中，TM极化的第-1级中的DE大于或等于90％。

在一些实施方式中，可以使用示例性设计空间720标识薄膜TIR衍射光栅245的参数(例如，标准化凹槽宽度节距、凹槽宽度、包括d_T的光栅高度)，和/或以便以类似于上面关于示例性设计空间310所述的方式来实现与光的一个或两个极化相关联的期望的DE。

如示例性设计空间720所示，对于薄膜TIR衍射光栅245，产生单极化设计空间区域，其封装光栅高度等于约1.1微米，比与示例性设计空间310相关联的薄膜TIR衍射光栅200的单极化设计空间厚大约0.2微米。此外，如图所示，对于1.1微米的封装光栅高度，也存在双极化设计空间。因此，在一些实施方式中，可以采用相同的光栅高度来实现单极化薄膜TIR衍射光栅245或双极化薄膜TIR衍射光栅245，这可以降低制造成本。换言之，使得可以用相同的光栅高度制造晶片，然后以不同的方式处理它们，掩蔽(masking)与不同的设计空间相关联的不同的凹槽宽度。

如上文提到的，图7C作为用于由硅形成的薄膜光栅层215的第-1级中的DE的示例性设计空间720而提供，并且对应于在C频带内的导致最差情况下的极化设计空间的波长(即，TM极化的高DE和TE极化的低DE之间的重叠区域、TM极化的高DE和TE极化的高DE之间的重叠区域)。对于其他波长(例如，在C频带内、在L频带内、等等)和/或由其他材料形成的薄膜光栅层215，存在其他设计空间(例如，具有较宽的范围、较小的范围、和/或不同范围的光栅高度和/或标准化凹槽宽度)。换言之，示例性设计空间720是可行的设计空间的单个示例。

图7C仅是与可行的薄膜TIR衍射光栅相关联的示例，所述薄膜TIR衍射光栅可以基于TIR操作，同时实现TM极化和/或TE极化的高DE，并且包括与保护薄膜光栅层相关联的封装层。

图8是用于制造本文所述的薄膜TIR衍射光栅245的示例性过程800的流程图。特别地，虽然示例性过程800是在制造薄膜TIR衍射光栅245的情景下被描述的，可以使用类似的过程(例如，使用示例性过程800的块的子集)来制造本文所述的其他薄膜TIR衍射光栅(例如，薄膜TIR衍射光栅200、235、或240)。

在块805时，示例性过程800可以包括提供基板205(即，晶片)，在该基板205上要形成薄膜TIR衍射光栅245。在块810时，与防止蚀刻基板205相关联的蚀刻停止层210沉积在基板205上。在块815时，与在蚀刻期间标示或指示蚀刻终点相关联的标记层225沉积在蚀刻停止层210上或上方。在一些实施方式中，如上文所述，标记层225可以沉积在基板205的芯片上区域和/或芯片外区域内。在块820时，形成薄膜光栅层215的电介质薄膜层沉积在标记层225和/或蚀刻停止层210上或上方。

在步骤825时，在电介质薄膜层上方图案化光致抗蚀剂层，以便掩蔽在形成薄膜光栅层215期间电介质薄膜层的不被蚀刻的部分。在块830时，电介质薄膜层被蚀刻穿过图案化的光致抗蚀剂层以形成薄膜光栅层215。这里，蚀刻可被进行，直到蚀刻穿透标记层225，使得标记层225通过产生例如由质谱仪检测的反应物来标示或指示蚀刻终点。当检测到反应物的量增加或峰值时，质谱仪可使得蚀刻停止。在块835，去除光致抗蚀剂层。

在块840时，封装层230沉积在薄膜光栅层215、蚀刻停止层210的暴露部分和/或薄膜光栅层215的凹槽内的标记层225上或上方(例如，使得凹槽被封装层230填充)。封装层230可以沉积为使得封装层230的厚度与薄膜光栅层215的厚度(例如，薄膜光栅层215的脊的高度)之间的差异为一期望的距离。在一些实施方式中，封装层230可以在沉积之后被平坦化。在一些实施方式中，封装层可以被平坦化以将封装层的厚度减少到比光栅层的厚度厚约0.25微米。在一些实施方式中，标记层由五氧化二钽、二氧化硅或氮化硅形成，且其厚度小于或等于约50纳米。在一些实施方式中，对应于蚀刻停止层的这样的部分的区域是基板的芯片外区域：标记层沉积在该部分上。

在一些实施例中，过程800可以包括通过基板的与薄膜光栅层相对的侧面(例如，基板205的底部)而将衍射光栅附接、粘合或以其他方式结合到棱镜，以形成棱栅。

尽管图8示出了过程800的示例块，但是在一些实施方式中，与图8中描绘的块相比，过程800可以包括附加的块、较少的块、不同的块或以不同方式布置的块。附加地或替代地，虽然示例性过程800描述薄膜TIR衍射光栅245的层被沉积，但在一些实施方式中，薄膜层TIR衍射光栅245的层可以以另外的方式制造，例如通过生长、成型、化学反应、喷溅、等等。

本文所述的实施方式提供了基于全内反射(TIR)操作的薄膜电介质反射衍射光栅的各种实施方式。本文所述的薄膜TIR衍射光栅包括小数量的(例如，一个、两个)反射电介质薄膜层，同时仍实现TM极化的和/或TE极化的第-1级中的高DE(例如，大于或等于94％)。另外，本文所述的薄膜TIR衍射光栅防止透射级的传播，从而防止由于这种透射级中的光泄漏引起的***损耗。在一些实施方式中，薄膜TIR衍射光栅可以设计为实现光的单极化(例如，TM极化或TE极化)或双极化(例如，TM极化和TE极化)的高DE。

前述公开内容提供了说明和描述，但并不旨在穷举或将实施方式限制为所公开的精确形式。根据上述公开内容的修改和变化是可能的，或者可以从实施方式的实践中获得。

即使特征的特定组合在权利要求中被记载和/或在说明书中公开，但这些组合并不旨在限制可能的实施方式的公开。事实上，这些特征中的许多可以以未在权利要求书中具体记载和/或说明书中公开的方式来组合。尽管下面列出的每个从属权利要求可能仅直接依赖于一个权利要求，但是可能的实施方式的公开包括每个独立权利要求与权利要求组中每个其他权利要求的组合。

除非明确描述，否则本文中使用的元件、动作或指令不应被解释为关键或必需的。此外，如本文所使用的，冠词“一”和“一个”旨在包括一个或多个项目，并且可以与“一个或多个”互换地使用。此外，如本文所使用的，术语“集合”旨在包括一个或多个项目(例如相关项目、不相关项目、相关项目和不相关项目的组合、等等)，并且可以与“一个或多个”互换地使用。如果仅意图表示一个项目，则使用术语“一个”或类似的语言。此外，如本文所使用的，术语“具有”、“含有”，“带有”等旨在是开放式术语。此外，短语“基于”旨在表示“至少部分地基于”，除非另有明确说明。