阅读说明：本技术 GaN功放管的控制系统 (Control system of GaN power amplifier tube ) 是由 马超 雷文平 徐锡强 俞利光 于 2020-06-30 设计创作，主要内容包括：本申请涉及一种GaN功放管的控制系统,包括栅极控制单元、漏极控制单元；栅极控制单元和漏极控制单元分别连接GaN功放管的栅极和漏极,栅极控制单元用于将第一电源转换为GaN功放管的栅极电压,漏极控制单元包括第一开关管和第一稳压管,第一稳压管用于在GaN功放管的栅极连接栅极电压预设时长后使第一开关管导通,或在GaN功放管的栅极关断与栅极电压连接之前使第一开关管关断,第一开关管用于将第一漏极上电或掉电。通过本申请,解决了GaN功放管的栅极和漏极的上电和掉电没有产生足够的时间差来对其进行保护的问题,实现了GaN功放管的漏极延迟上电,掉电时漏极快速放电,保护GaN功放管上电或掉电时不被损坏的有益效果。(The application relates to a control system of a GaN power amplifier tube, which comprises a grid control unit and a drain control unit; the grid control unit and the drain control unit are respectively connected with a grid electrode and a drain electrode of the GaN power amplification tube, the grid control unit is used for converting a first power supply into grid voltage of the GaN power amplification tube, the drain control unit comprises a first switch tube and a first voltage-regulator tube, the first voltage-regulator tube is used for conducting the first switch tube after the grid electrode of the GaN power amplification tube is connected with the grid voltage for a preset time period, or the first switch tube is turned off before the grid electrode of the GaN power amplification tube is turned off and connected with the grid voltage, and the first switch tube is used for electrifying or powering down the first drain electrode. Through the application, the problem that the grid electrode and the drain electrode of the GaN power amplification tube are not protected by generating enough time difference during power-on and power-off is solved, the delayed power-on of the drain electrode of the GaN power amplification tube is realized, the drain electrode is rapidly discharged during power-off, and the GaN power amplification tube is protected from being damaged during power-on or power-off.)

GaN功放管的控制系统

技术领域

本申请涉及通信领域，特别是涉及GaN功放管的控制系统。

背景技术

目前随着通信技术的不断更新换代，对信号的处理能力也越来越高，传统的横向扩散金属氧化物半导体(Laterally-Diffused Metal-Oxide Semiconductor，简称LDMOS)管和砷化镓(Gallium Arsenide)已经无法满足新一代的通信技术要求了，氮化镓(GalliumNitride，简称GaN)功率器件的高密度、超带宽、高效率、高频率范围等特性正是为新一代通信技术量身打造的。

LDMOS管栅极电压和漏极电压不存在上电和掉电顺序，即栅压和漏压可以任意上电或者断电LDMOS管都不会损坏。而GaN功放管属于耗尽型器件，其栅极电压和漏极电压的上电和掉电顺序的要求极为苛刻，当GaN功放管出现时序差错或逻辑混乱，就会使的GaN功放管烧毁而无法工作。

现有控制GaN的栅极电压和漏极电压上电和掉电的系统可靠性都较差，栅极和漏极的上电和掉电没有产生足够的时间差来保护GaN功放管。例如：在GaN功放管的控制系统自身供电电源不稳定或者GaN功放管的控制系统掉电的情况下，若GaN功放管的栅极电压先于漏极电压掉到零，则GaN功放管件将被烧坏。

相关技术中针对GaN功放管的栅极和漏极的上电和掉电没有产生足够的时间差来对其进行保护而容易造成GaN功放管被烧坏的问题，尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种GaN功放管的控制系统，以至少解决相关技术中GaN功放管的栅极和漏极的上电和掉电没有产生足够的时间差来对其进行保护而容易造成GaN功放管被烧坏的问题。

第一方面，本申请实施例提供了一种GaN功放管的控制系统，所述GaN功放管的控制系统包括：栅极控制单元、漏极控制单元和第一电源；所述GaN功放管包括第一栅极和第一漏极，所述栅极控制单元和所述漏极控制单元分别电连接所述第一电源，所述栅极控制单元和所述漏极控制单元分别电连接所述第一栅极和所述第一漏极，所述栅极控制单元用于将所述第一电源转换为所述GaN功放管的第一栅极电压，所述漏极控制单元包括第一开关管和第一稳压管，所述第一开关管包括第一输入端、第一控制端和第一输出端，所述第一输入端与所述第一电源和所述第一稳压管的阴极电连接，所述第一控制端与所述第一稳压管的阳极电连接，所述第一输出端与所述第一漏极电连接，其中，所述第一稳压管用于在所述第一栅极连接所述第一栅极电压预设时长后使所述第一开关管导通，或在所述第一栅极关断与所述第一栅极电压连接之前使所述第一开关管关断，所述第一开关管用于将所述第一漏极上电或掉电。

在其中一些实施例中，所述栅极控制单元包括稳压单元和第一负压生成单元，所述稳压单元的输入端与所述第一电源电连接，所述稳压单元的输出端与所述第一负压生成单元的输入端连接，所述第一负压生成单元的输出端与所述第一栅极电连接；其中，所述稳压单元用于将所述第一电源转换为第二电源，并将所述第二电源提供给所述第一负压生成单元；所述第一负压生成单元用于将所述第二电源转换所述第一栅极电压，并将所述第一栅极电压提供给所述第一栅极。

在其中一些实施例中，所述稳压单元包括降压芯片、第一采样电阻和第二采样电阻，其中，所述降压芯片包括第二输入端、第二输出端和第一反馈端，所述第二输入端与所述第一电源电连接，所述第二输出端与所述第一负压生成单元的输入端和所述第一采样电阻电连接，所述第一采样电阻的另一端电连接所述第一反馈端和所述第二采样电阻，所述第二采样电阻的另一端电连接第三电源；所述第一负压生成单元包括负压芯片、第三采样电阻和第四采样电阻，其中，所述负压芯片包括第三输入端、第三输出端和第一输出补偿端，所述第三输入端与所述稳压单元的输出端电连接，所述第三输出端与所述第一栅极和所述第三采样电阻电连接，所述第三采样电阻的另一端电连接所述第一输出补偿端和所述第四采样电阻，所述第四采样电阻的另一端电连接第三电源。

在其中一些实施例中，所述漏极控制单元还包括泄电单元，所述泄电单元包括泄电信号生成单元和泄电驱动单元，所述泄电信号生成单元连接至所述第一电源、所述稳压单元的输出端及所述泄电驱动单元的控制端，所述泄电驱动单元的输入端连接至所述第一漏极，所述泄电驱动单元的输出端连接至第三电源，其中，所述泄电信号生成单元用于在所述第一漏极上电时生成泄电关断信号或在所述第一漏极掉电时生成泄电控制信号，并将所述泄电关断信号或所述泄电控制信号提供给所述泄电驱动单元，所述泄电驱动单元用于根据所述泄电关断信号或所述泄电控制信号将所述第一漏极与第三电源关断或导通。

在其中一些实施例中，所述泄电信号生成单元包括第一限流电阻、第二稳压管、第二限流电阻、第三限流电阻、第二开关管、第一上拉电阻、第一电容和第一耦合电阻，其中，所述第二开关管包括第四输入端、第四控制端和第四输出端，所述第一限流电阻一端电连接所述第一电源，另一端电连接所述第二稳压管的阴极，所述第二稳压管的阳极电连接所述第二限流电阻和第三限流电阻，所述第二限流电阻的另一端电连接第三电源，所述第三限流电阻的另一端电连接所述第四控制端，所述第四输入端电连接所述第一上拉电阻和所述第一耦合电阻，所述第一上拉电阻的另一端电连接所述第二输出端，所述第一耦合电阻电连接所述泄电驱动单元的输入端，所述第一电容一端电连接所述稳压单元的输出端，另一端电连接第三电源；所述泄电驱动单元包括第二耦合电阻、第三开关管以及两个并联的第一下拉电阻，其中，所述第三开关管包括第五输入端、第五控制端和第五输出端，所述第二耦合电阻的一端连接至所述第一耦合电阻，另一端连接至所述第五控制端，所述第五输入端连接至所述第一漏极，所述第五输出端连接至所述第一下拉电阻，所述第一下拉电阻的另一端连接至第三电源。

在其中一些实施例中，所述第一负压生成单元还包括第二控制端，所述漏极控制单元还包括漏极关断单元，所述漏极关断单元连接至所述第二控制端和所述第一控制端之间，其中，所述第一负压生成单元能在所述第一漏极掉电时生成第二控制信号，并将所述第二控制信号传递给所述漏极关断单元，所述漏极关断单元用于根据所述第二控制信号将所述第一开关管关断并使所述第一漏极掉电。

在其中一些实施例中，所述漏极关断单元包括第三耦合电阻、第四开关管、第三稳压管、第四限流电阻、第五开关管和第四耦合电阻，其中，所述第四开关管包括第六输入端、第六控制端和第六输出端，所述第五开关管包括第七输入端、第七控制端和第七输出端，所述第三耦合电阻连接至所述第二控制端，所述第三耦合电阻的另一端连接至所述第六控制端，所述第六输入端连接至所述第七控制端和所述第三稳压管的阳极，所述第六输出端连接至第三电源，所述第三稳压管的阴极连接至所述第四限流电阻，所述第四限流电阻的另一端连接至所述第一电源，所述第七输出端连接至第三电源，所述第七输入端连接至所述第四耦合电阻，所述第四耦合电阻的另一端连接至所述第一控制端。

在其中一些实施例中，所述GaN功放管的控制系统还包括第一处理器，所述第一处理器包括第三控制端，所述第三控制端电连接所述第一控制端，其中，所述第一处理器用于在所述第一栅极连接所述第一栅极电压预设时长后产生漏极上电信号，并根据所述漏极上电信号控制所述第一开关管导通及将所述第一漏极上电。

在其中一些实施例中，所述GaN功放管还包括第二栅极，所述GaN功放管的控制系统还包括第二处理器、数模转换单元和管栅压切换单元，所述管栅压切换单元包括第二负压生成单元和栅压切换子单元，所述第二负压生成单元连接至所述数模转换单元、所述第一负压生成单元、所述第二栅极和所述栅压切换子单元，所述栅压切换子单元连接至所述第一负压生成单元、所述第二处理器和所述第一栅极；其中，所述数模转换单元用于至少输出第一可调栅压和第二可调栅压，并将所述第一可调栅压和所述第二可调栅压传递给所述第二负压生成单元；所述第二负压生成单元用于根据所述第一栅极电压与所述第一可调栅压或所述第二可调栅压生成第一栅压或第二栅压，并将所述第一栅压传递给所述栅压切换子单元，和/或将所述第二栅压传递给所述第二栅极；所述第二处理器用于输出栅压切换信号并传递至所述栅压切换子单元；所述栅压切换子单元用于根据所述栅压切换信号将所述第一栅极与所述第一栅压和第一栅极电压切换导通。

在其中一些实施例中，所述第二处理器包括第八控制端，所述数模转换单元包括数字模拟转换器，所述数字模拟转换器包括第八输出端和第九输出端，所述第二负压生成单元包括加法器，所述加法器包括第十输入端、第十一输入端、第十输出端和第十一输出端，所述栅压切换子单元包括模拟开关，所述模拟开关包括第十二输入端、第十三输入端、第九控制端和第十二输出端；其中，所述第十输入端通过两个第五耦合电阻分别连接至所述第一负压生成单元的输出端和所述第八输出端，所述第十一输入端通过两个第六耦合电阻分别连接至所述第一负压生成单元的输出端和所述第九输出端，所述第十输出端连接至所述第十二输入端，所述第十一输出端连接至所述第二栅极，所述第十三输入端连接至所述第一负压生成单元的输出端，所述第九控制端连接至所述第八控制端，所述第十二输出端连接至所述第一栅极。

在其中一些实施例中，所述GaN功放管的控制系统还包括第三处理器和第一控制单元，所述第一控制单元连接至所述第三处理器、所述第一电源和所述第一开关管，其中，所述第一控制单元用于根据所述第三处理器输出的第一控制信号将所述第一开关管与所述第一电源连通。

在其中一些实施例中，所述第三处理器包括第十控制端，所述第一控制单元包括依次电连接的第七耦合电阻、第五开关管、第八耦合电阻和第六开关管，所述第七耦合电阻连接至所述第十控制端和所述第五开关管的控制端之间，所述第五开关管的输出端连接至第三电源，所述第五开关管的输入端连接至所述第八耦合电阻，所述第八耦合电阻的另一端连接至所述第六开关管的控制端，所述第六开关管的输入端连接至所述第一电源，所述第六开关管的输出端连接至所述第一输入端。

在其中一些实施例中，所述控制系统还包括第四处理器、比较器和第四电源，所述第四处理器包括第一检测端和第十一控制端，所述比较器的正输入端连接至所述第一负压生成单元的输出端，所述比较器的负输入端连接至所述第四电源，所述比较器的第一电源端连接至所述稳压单元的输出端，所述比较器的第二电源端连接至第三电源，所述比较器的输出端连接至所述第一检测端，所述第十一控制端连接至所述第一控制端，其中，所述第四处理器能够在所述比较器比较到所述第一栅极电压大于所述第四电源时，输出逻辑高电平使所述第一开关管导通并将所述第一漏极上电。

相比于相关技术，本申请实施例提供的GaN功放管的控制系统，包括栅极控制单元、漏极控制单元和第一电源；GaN功放管包括第一栅极和第一漏极，栅极控制单元和漏极控制单元分别电连接第一电源，栅极控制单元和漏极控制单元分别电连接第一栅极和第一漏极，栅极控制单元用于将第一电源转换为GaN功放管的第一栅极电压，漏极控制单元包括第一开关管和第一稳压管，第一开关管包括第一输入端、第一控制端和第一输出端，第一输入端与第一电源和第一稳压管的阴极电连接，第一控制端与第一稳压管的阳极电连接，第一输出端与第一漏极电连接，其中，第一稳压管用于在第一栅极连接第一栅极电压预设时长后使第一开关管导通，或在第一栅极关断与第一栅极电压连接之前使第一开关管关断，第一开关管用于将第一漏极上电或掉电。通过本实施例的GaN功放管的控制系统，解决了GaN功放管的栅极和漏极的上电和掉电没有产生足够的时间差来对其进行保护而容易造成GaN功放管被烧坏的问题，实现了GaN功放管的漏极延迟上电，掉电时漏极快速放电，保护GaN功放管上电或掉电时不被损坏的有益效果。

本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本发明优选实施例的GaN功放管的控制系统的电路图一；

图2是根据本发明优选实施例的GaN功放管的控制系统的电路图二；

图3是根据本发明优选实施例的GaN功放管的控制系统的电路图三；

图4是根据本发明优选实施例的GaN功放管的控制系统的电路图四；

图5是根据本发明优选实施例的GaN功放管的控制系统的电路图五；

图6是根据本发明优选实施例的GaN功放管的控制系统的电路图六；

图7是根据本发明优选实施例的GaN功放管的控制系统的电路图七；

图8是根据本发明优选实施例的GaN功放管的控制系统上电时第一栅极与第一漏极的电压的变化曲线示意图；

图9是根据本发明优选实施例的GaN功放管的控制系统掉电时第一栅极与第一漏极的电压的变化曲线示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。

除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。

本实施例中提供了一种GaN功放管的控制系统。图1是根据本发明优选实施例的GaN功放管的控制系统的电路图一。如图1所示，GaN功放管的控制系统包括：栅极控制单元200、漏极控制单元300和第一电源DC_50V；GaN功放管100包括第一栅极101和第一漏极102，栅极控制单元200和漏极控制单元300分别电连接第一电源DC_50V，栅极控制单元200和漏极控制单元300分别电连接第一栅极101和第一漏极102；其中，栅极控制单元200用于将第一电源DC_50V转换为GaN功放管100的第一栅极电压-5V；漏极控制单元300包括第一开关管Q6和第一稳压管D3，第一开关管Q6包括第一输入端、第一控制端和第一输出端，第一输入端与第一电源DC_50V和第一稳压管D3的阴极电连接，第一控制端与第一稳压管D3的阳极电连接，第一输出端与第一漏极102电连接，其中，第一稳压管D3用于在第一栅极101连接第一栅极电压-5V预设时长后使第一开关管Q6导通，或在第一栅极101关断与第一栅极电压-5V连接之前使第一开关管Q6关断；第一开关管Q6用于将第一漏极102上电或掉电。

需要说明的是，在GaN功放管100的控制系统上电时，第一稳压管D3的导通，能够延迟第一开关管Q6导通，第一开关管Q6延迟导通，能够延迟第一漏极102的上电，从而使GaN功放管100的第一漏极102相对于第一栅极101延迟预设时间后上电；在GaN功放管100的控制系统掉电时，第一稳压管D3的截止，能使第一开关管Q6的第一栅极101的电压降低至第一开关管Q6关断，第一漏极102与第一电源DC_50V断开，GaN功放管100的第一漏极102迅速放电，从而保证GaN功放管100的第一漏极102的电压先于第一栅极101的电压掉到零，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

需要进一步说明的是，在本申请实施例中的第一开关管Q6包括但不限于三极管或者MOS管。并且，根据本申请披露的内容，本领域技术人员容易想到根据开关管的具体选型将本申请披露的栅极控制单元200修改为与开关管选型相适应的栅极控制单元200，因此，无论开关管为NPN型或PNP型的三极管，还是N沟道或P沟道的开关MOS管均可以实现本申请，在本申请实施例中并不作限定。同时，第一稳压管D3包括但不限于稳压二极管或者击穿二极管。

在其中一些实施例中，为了实现为GaN功放管100的第一栅极101提供负压，从而使GaN功放管100能被驱动工作，栅极控制单元200包括稳压单元201和第一负压生成单元202，稳压单元201的输入端与第一电源DC_50V电连接，稳压单元201的输出端与第一负压生成单元202的输入端连接，第一负压生成单元202的输出端与第一栅极101电连接；其中，稳压单元201用于将第一电源DC_50V转换为第二电源+5.8V，并将第二电源+5.8V提供给第一负压生成单元202；第一负压生成单元202用于将第二电源+5.8V转换第一栅极电压-5V，并将第一栅极电压-5V提供给第一栅极101。

在本实施例中，GaN功放管100的控制系统的电源的电压等级根据电路设计的需要而确定，通常，第一电源设置为+50V，第二电源可以为5V至5.8V，第一栅极电压可以为-5V至-2.8V。

在其中一些实施例中，为了进一步实现为GaN功放管100的第一栅极101提供负压，从而使GaN功放管100能被驱动工作，稳压单元201包括降压芯片U1、第一采样电阻R6和第二采样电阻R7，其中，降压芯片U1包括第二输入端VIN、第二输出端VOUT和第一反馈端FB，第二输入端VIN与第一电源DC_50V电连接，第二输出端VOUT与第一负压生成单元202的输入端(具体为连接负压芯片U2的VCC)和第一采样电阻R6电连接，第一采样电阻R6的另一端电连接第一反馈端FB和第二采样电阻R7，第二采样电阻R7的另一端电连接第二电源+5.8V及第二输出端VOUT；第一负压生成单元202包括负压芯片U2、第三采样电阻R21和第四采样电阻R22，其中，负压芯片U2包括第三输入端VCC、第三输出端OUT和第一输出补偿端ADJ，第三输入端VCC与稳压单元201的输出端(降压芯片U1的第二输出端VOUT)电连接，第三输出端OUT与第一栅极101和第三采样电阻R21电连接，第三采样电阻R21的另一端电连接第一输出补偿端ADJ和第四采样电阻R22，第四采样电阻R22的另一端电连接第三电源(地)。

在本实施例中，降压芯片U1可以但不限于TPS65217CRSLR稳压芯片，负压芯片U2可以是但不限于亚诺德半导体公司的LTC 1261系列芯片。例如，可以为LTC 1261CS8。其中，上述降压芯片U1的VOUT脚为稳压单元201的输出脚，FB脚为稳压单元201的反馈端，通过该FB脚采集稳压单元201的输出电压的变化值，从而调节稳压单元201输出恒定的电压值，也就输出所述第二电源。上述负压芯片U2的OUT引脚为第一负压生成单元202的输出端，REG引脚为第一负压生成单元202的输出补偿端。采用本实施例提供的LTC 1261系列芯片，REG引脚能够在GaN功放管的控制系统掉电过程中输出高电平(即上述实施例的第一漏极102掉电)。在本实施例中使用上述芯片，可以为GaN功放管100的上电和下电提供可靠的时序，保证GaN功放管100不被烧坏。

图2是本发明优选实施例的GaN功放管的控制系统的电路图二。如图2所示，在其中一些实施例中，为了实现第一漏极102的快速放电，漏极控制单元300还包括泄电单元400，泄电单元400包括泄电信号生成单元401和泄电驱动单元402，泄电信号生成单元401连接至第一电源DC_50V、稳压单元201的输出端(实际中还可以与降压芯片U1的第二输出端VOUT连接)及泄电驱动单元402的控制端，泄电驱动单元402的输入端连接至第一漏极102，泄电驱动单元402的输出端连接至第三电源(地)，其中，泄电信号生成单元401用于在第一漏极102上电时生成泄电关断信号或在第一漏极102掉电时生成泄电控制信号，并将泄电关断信号或泄电控制信号提供给泄电驱动单元402，泄电驱动单元402用于根据泄电关断信号或泄电控制信号将第一漏极102与第三电源(地)关断或导通。

需要说明的是，本实施例中，GaN功放管100的第一漏极102上电时，需要保证第一漏极102与第三电源关断，此时，泄电信号生成单元401生成泄电关断信号，通过该泄电关断信号驱动泄电驱动单元402关断第一漏极102与第三电源的导通。GaN功放管100的第一漏极102掉电时，需要第一漏极102快速放电，因此，需要将第一漏极102与第三电源导通，此时，泄电信号生成单元401生成泄电控制信号并驱动泄电驱动单元402将第一漏极102与第三电源导通，实现第一漏极102快速放电并将残留的电压消耗，保证GaN功放管100的第一漏极102的电压先于第一栅极101的电压掉到零，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

在其中一些实施例中，为了进一步实现第一漏极102的快速放电，泄电信号生成单元401包括第一限流电阻R1、第二稳压管D1、第二限流电阻R2、第三限流电阻R3、第二开关管Q1、第一上拉电阻R5、第一电容C1和第一耦合电阻R4，其中，第二开关管Q1包括第四输入端、第四控制端和第四输出端，第一限流电阻R1一端电连接第一电源DC_50V，另一端电连接第二稳压管D1的阴极，第二稳压管D1的阳极电连接第二限流电阻R2和第三限流电阻R3，第二限流电阻R2的另一端电连接第三电源(地)，第三限流电阻R3的另一端电连接第四控制端，第四输入端电连接第一上拉电阻R5和第一耦合电阻R4，第一上拉电阻R5的另一端电连接稳压单元201的输出端(也就是+5.8V输出)，第一耦合电阻R4电连接泄电驱动单元402的输入端(实际中通过网络标号DOWN连接)，第一电容C1一端电连接稳压单元201的输出端(也就是+5.8V输出)，另一端电连接第三电源(地)；泄电驱动单元402包括第二耦合电阻R15、第三开关管Q7以及两个并联的第一下拉电阻(R13、R14)，其中，第三开关管Q7包括第五输入端、第五控制端和第五输出端，第二耦合电阻R15的一端连接至第一耦合电阻R4，另一端连接至第五控制端，第五输入端连接至第一漏极102，第五输出端连接至第一下拉电阻(R13、R14)，两个并联的第一下拉电阻(R13、R14)的另一端连接至第三电源(地)。

于本申请的一个实施例中，GaN功放管的控制系统上电正常工作后，第二开关管Q1导通，第二开关管Q1的第四输出端(也就是DOWN)为低电平，此时，泄电信号生成单元401对应生成泄电关断信号，第三开关管Q7关断。当GaN功放管的控制系统掉电瞬间，降压芯片U1的输出为零，但第一电容C1与稳压单元201的输出端电连接，掉电瞬间，第一电容C1反向放电，使得第二开关管Q1的第四输出端(也就是DOWN)为高电平，泄电信号生成单元401对应生成泄电控制信号，第三开关管Q7导通，使的第一漏极102与第三电源(地)连通并使第一漏极102残留的电压迅速释放，保证GaN功放管100的第一漏极102的电压先于第一栅极101的电压掉到零，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

图3是根据本发明优选实施例的GaN功放管的控制系统的电路图三。如图3所示，在其中一些实施例中，为了实现对GaN功放管100的第一漏极102的电压的关断，第一负压生成单元202还包括第二控制端REG，漏极控制单元300还包括漏极关断单元500，漏极关断单元500连接至第二控制端REG和第一控制端(第一开关管Q6对应的栅极或基极)之间，其中，第一负压生成单元202能在第一漏极102掉电时生成第二控制信号(也就是REG引脚能够在GaN功放管100的控制系统掉电过程中输出高电平)，并将第二控制信号传递给漏极关断单元500，漏极关断单元500用于根据第二控制信号将第一开关管Q6关断并使第一漏极102掉电。

需要说明的是，负压芯片U2在GaN功放管100的控制系统掉电时产生高电平，从而使漏极关断单元500工作并使第一开关管Q6关断和使第一漏极102与第三电源断开并先于第一栅极101掉电，保证GaN功放管100的第一漏极102的电压先于第一栅极101的电压掉到零，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

在其中一些实施例中，为了进一步实现对GaN功放管100的第一漏极102的电压的关断，漏极关断单元500包括第三耦合电阻R16、第四开关管Q3、第三稳压管D2、第四限流电阻R8、第五开关管Q4和第四耦合电阻R12，其中，第四开关管Q3包括第六输入端、第六控制端和第六输出端，第五开关管Q4包括第七输入端、第七控制端和第七输出端，第三耦合电阻R16连接至第二控制端，第三耦合电阻R16的另一端连接至第六控制端，第六输入端连接至第七控制端和第三稳压管D2的阳极，第六输出端连接至第三电源(地)，第三稳压管D2的阴极连接至第四限流电阻R8，第四限流电阻R8的另一端连接至第一电源DC_50V，第七输出端连接至第三电源(地)，第七输入端连接至第四耦合电阻R12，第四耦合电阻R12的另一端连接至第一控制端。

于本申请的一个实施例中，负压芯片U2在GaN功放管100的控制系统掉电时产生高电平，第四开关管Q3、第五开关管Q4依次导通，第七输入端与第七输出端导通，使的第一控制端对应与第三电源(地)导通，从而使的第一开关管Q6被关断，第一漏极102与第三电源断开并先于第一栅极101掉电到零，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

图4是根据本发明优选实施例的GaN功放管的控制系统的电路图四。如图4所示，在其中一些实施例中，为了实现通过软件控制第一开关管Q6开关，GaN功放管100的控制系统还包括第一处理器600，第一处理器600包括第三控制端601，第三控制端601电连接第一控制端，其中，第一处理器600用于在第一栅极101连接第一栅极电压(-5V)预设时长后产生漏极上电信号，并根据漏极上电信号控制第一开关管Q6导通及将第一漏极101上电。

需要说明的是，采用将控制第一开关管Q6导通或关断的时序预置于第一处理器600内，当第一处理器600检测到GaN功放管100的控制系统上电时，通过在等待预设时长后输出控制信号使的第一开关管Q6导通，实现GaN功放管100的第一漏极102的延迟上电，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

在本实施例中，第一处理器600可以为单片机、FPGA和DSP其中一种，但不限于上述其中一种。

图5是根据本发明优选实施例的GaN功放管的控制系统的电路图五。如图5所示，在其中一些实施例中，为了实现在TDD(时分双工数字移动通信系统)系统中，GaN功放管100的主栅极(第一栅极101)和副栅极(第二栅极103)接入负压以及主栅极的负压切换，GaN功放管100还包括第二栅极103，GaN功放管的控制系统还包括第二处理器700、数模转换单元800和管栅压切换单元900，管栅压切换单元900包括第二负压生成单元901和栅压切换子单元902，第二负压生成单元901连接至数模转换单元800、第一负压生成单元202、第二栅极103和栅压切换子单元902，栅压切换子单元902连接至第一负压生成单元202、第二处理器700和第一栅极101；其中，数模转换单元800用于至少输出第一可调栅压CARRY和第二可调栅压PEAK，并将第一可调栅压CARRY和第二可调栅压PEAK传递给第二负压生成单元901；第二负压生成单元901用于根据第一栅极电压-5V与第一可调栅压CARRY或第二可调栅压PEAK生成第一栅压CARRY_VGS或第二栅压GAN_PEAK_VGS，并将第一栅压CARRY_VGS传递给栅压切换子单元902，和/或将第二栅压GAN_PEAK_VGS传递给第二栅极103；第二处理器700用于输出栅压切换信号CTL并传递至栅压切换子单元902；栅压切换子单元902用于根据栅压切换信号CTL将第一栅极101与第一栅压CARRY_VGS和第一栅极电压-5V切换导通。

需要说明的是，在第一栅极101进行负压切换时，第二处理器700会控制栅压切换子单元902工作，使的与第一栅极101的电压GAN_CARRY_VGS在CARRY_VGS(-2.8V)和第一栅极电压-5V之间切换，具体地，栅压切换子单元902导通，第一栅极101的电压GAN_CARRY_VGS接通CARRY_VGS(-2.8V)，栅压切换子单元902关断，第一栅极101的电压GAN_CARRY_VGS接通-5V。

在其中一些实施例中，为了进一步实现在TDD(时分双工数字移动通信系统)系统中，GaN功放管100的主栅极(第一栅极101)和副栅极(第二栅极103)接入负压以及主栅极的负压切换，第二处理器700包括第八控制端701，数模转换单元800包括数字模拟转换器(附图未显示)，数字模拟转换器包括第八输出端和第九输出端，第二负压生成单元901包括加法器U3，加法器U3包括第十输入端INA+、第十一输入端INB+、第十输出端OUTA和第十一输出端OUTB，栅压切换子单元902包括模拟开关U4，模拟开关U4包括第十二输入端NO、第十三输入端V-、第九控制端IN和第十二输出端COM；其中，第十输入端INA+通过两个第五耦合电阻(R30、R31)分别连接至第一负压生成单元202的输出端(-5V)和第八输出端(输出第一可调栅压CARRY)，第十一输入端INB+通过两个第六耦合电阻(R32、R33)分别连接至第一负压生成单元202的输出端(-5V)和第九输出端(输出第二可调栅压PEAK)，第十输出端OUTA(输出CARRY_VGS)连接至第十二输入端NO，第十一输出端COM连接至第二栅极103，第十三输入端V-连接至第一负压生成单元202的输出端(-5V)，第九控制端IN连接至第八控制端701，第十二输出端COM连接至第一栅极101。

需要说明的是，在第一栅极101进行负压切换时，第二处理器700会控制模拟开关U4工作，使的与第一栅极101的电压GAN_CARRY_VGS在CARRY_VGS(-2.8V)和第一栅极电压-5V之间切换，具体地，模拟开关U4导通，第一栅极101的电压GAN_CARRY_VGS接通CARRY_VGS(-2.8V)，模拟开关U4关断，第一栅极101的电压GAN_CARRY_VGS接通-5V。

需要说明的是，在本实施例中，GaN功放管100的主、副漏极电连接为第一漏极102，也就是上电或掉电时，GaN功放管100的主、副漏极同时上电或掉电。

在本实施例中，加法器U3可以是但不限于74HL283芯片，模拟开关U4可以是但不限于TS5A12301E芯片。在本实施例中，第二处理器700可以为单片机、FPGA和DSP其中一种，但不限于上述其中一种。

图6是根据本发明优选实施例的GaN功放管的控制系统的电路图六。如图6所示，在其中一些实施例中，为了实现手动控制或软启动控制第一开关管Q6开关而实现第一漏极102的上电或掉电，GaN功放管100的控制系统还包括第三处理器110和第一控制单元120，第一控制单元120连接至第三处理器110、第一电源DC_50V和第一开关管Q6，其中，第一控制单元120用于根据第三处理器110输出的第一控制信号将第一开关管Q6与第一电源DC_50V连通。

在本实施例中，通过第三处理器110输出控制信号，驱动第一控制单元120控制第一开关Q6与第一电源DC_50V的连通或断开，从而使的第一漏极102能够形成漏压。

在其中一些实施例中，为了进一步实现手动控制或软启动控制第一开关管Q6开关而实现第一漏极102的上电或掉电，第三处理器110包括第十控制端111，第一控制单元120包括依次电连接的第七耦合电阻R19、第五开关管Q2、第八耦合电阻R18和第六开关管Q5，第七耦合电阻R19连接至第十控制端111(通过网络标号GAN_SW连接)和第五开关管Q2的控制端之间，第五开关管Q2的输出端连接至第三电源(地)，第五开关管Q2的输入端连接至第八耦合电阻R18，第八耦合电阻R18的另一端连接至第六开关管Q5的控制端，第六开关管Q5的输入端连接至第一电源DC_50V，第六开关管Q5的输出端连接至第一输入端。

于本申请的一个实施例中，第三处理器110沿第十控制端111输出高电平，从而使的第五开关管Q2和第六开关管Q5依次导通，从而使的第一电源DC_50V与第一输入端接通，当第一开关管Q6导通工作时，则能使第一漏极102接入对应的漏压。

在本实施例中，第三处理器110可以为单片机、FPGA和DSP其中一种，但不限于上述其中一种。

图7是根据本发明优选实施例的GaN功放管的控制系统的电路图七。如图7所示，在其中一些实施例中，为了实现第一漏极102上电延迟的效果，GaN功放管的控制系统还包括第四处理器130、比较器140和第四电源(参考电压)，第四处理器130包括第一检测端131和第十一控制端132，比较器140的正输入端连接至第一负压生成单元202的输出端(-5V)，比较器140的负输入端连接至第四电源V4(参考电压)，比较器140的第一电源端(正电源端)连接至稳压单元201的输出端(+5.8V)，比较器140的第二电源端(负电源端)连接至第三电源(地)，比较器140的输出端连接至第一检测端131，第十一控制端132连接至第一控制端，其中，第四处理器130能够在比较器140比较到第一栅极电压(-5V)大于第四电源V4(参考电压)时，输出逻辑高电平使第一开关管Q6导通并将第一漏极102上电。

需要说明的是，在本实施例中，经过比较器140比较第一负压生成单元202生成的电压超过额定值(第四电源V4)，开始输出控制信号至第四处理器130，第四处理器130根据该控制信号控制第一开关管Q6导通，从而使第一漏极102接通第一电源DC_50V，此时第一栅极101接入的负压已经开始正常工作并输出，对应产生了第一漏极102上电延迟的效果，确保了GaN功放管100的第一漏极102和第一栅极101具有足够的时间差来保护GaN功放管100不被烧坏。

在本实施例中，第四处理器130可以为单片机、FPGA和DSP其中一种，但不限于上述其中一种。

需要进一步说明的是，在本申请实施例中的第二开关管Q6、第三开关管Q7、第四开关管Q3、第五开关管Q2和第六开关管Q5均包括但不限于三极管或者MOS管。并且，根据本申请披露的内容，本领域技术人员容易想到根据开关管的具体选型将本申请披露的对应的控制单元修改为与开关管选型相适应的控制单元，因此，无论开关管为NPN型或PNP型的三极管，还是N沟道或P沟道的开关MOS管均可以实现本申请，在本申请实施例中并不作限定。

图8是根据本发明优选实施例的GaN功放管的控制系统上电时第一栅极与第一漏极的电压的变化曲线示意图。如图8所示，对于GaN功放管100的上电而言，当GaN功放管100上电时，第一稳压管D3的阴极连接第一电源DC_50V，第一稳压管D3反向击穿导通，通过第一稳压管D3的导通能产生180ms(T1-T0)延时，此时，第一开关管Q6的第一控制端产生一个高电平，第一开关管Q6导通，使的GaN功放管100的第一漏极102接通第一电源DC_50V，但此时，GaN功放管100的第一栅极101已经上电完成了180ms左右，所以在上电过程，该GaN功放管100的第一栅极101和第一漏极102之间形成有足够的时间差起而保护GaN功放管100不被烧坏。

图9是根据本发明优选实施例的GaN功放管的控制系统掉电时第一栅极与第一漏极的电压的变化曲线示意图。如图9所示，对于GaN功放管100掉电而言，当GaN功放管100掉电时，第一稳压管D3的阴极的电压掉到零，第一稳压管D3截止，通过第一稳压管D3的截止，使的第一开关管Q6的第一控制端上形成低电平并使第一开关管Q6关断，从而使GaN功放管100的第一漏极102断开与第一电源DC_50V的连接，第一漏极102掉电。而在掉电过程中，GaN功放管100的第一栅极101的电压从掉电前的电压逐渐降到0，且在第一栅极101电压降到0之前该GaN功放管100的第一漏极102电压早已到0了(该提前的时间为T3-T2＝70ms)，从而确保了在掉电过程中第一栅极101和第一漏极102之间形成有足够的时间差起而保护GaN功放管100不被烧坏。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。