阅读说明：本技术 面向asic和fpga器件的加密数字ip核授权方法 (Encryption digital IP core authorization method facing ASIC and FPGA device ) 是由 滕虓宇 张昊 张君迈 于 2021-07-16 设计创作，主要内容包括：本发明涉及授权方法,具体涉及面向ASIC和FPGA器件的加密数字IP核授权方法,包括集成一个或多个预先授权IP核的ASIC/FPGA器件,以及与ASIC/FPGA器件通信的核验芯片,IP核中内置有第一密钥对,核验芯片中内置有与第一密钥对配对的第二密钥对,核验芯片利用第二密钥对生成数字签名并进行加密,同时将加密后的数字签名打包至授权请求发送给ASIC/FPGA器件,IP核利用第一密钥对对授权请求进行身份认证,并基于历史授权情况判断是否满足当前授权请求；本发明提供的技术方案能够有效克服现有技术所存在的IP授权方无法对无法对ASIC/FPGA器件中IP的实际使用次数进行有效限制的缺陷。(The invention relates to an authorization method, in particular to an encryption digital IP core authorization method facing an ASIC (application specific integrated circuit) and an FPGA (field programmable gate array) device, which comprises the ASIC/FPGA device integrating one or more pre-authorized IP cores and a verification chip communicated with the ASIC/FPGA device, wherein a first key pair is arranged in the IP core, a second key pair matched with the first key pair is arranged in the verification chip, the verification chip generates a digital signature by using the second key pair and encrypts the digital signature, the encrypted digital signature is packaged to an authorization request and is sent to the ASIC/FPGA device, and the IP core performs identity authentication on the authorization request by using the first key pair and judges whether the current authorization request is met or not based on the historical authorization condition; the technical scheme provided by the invention can effectively overcome the defect that the IP authorization party in the prior art can not effectively limit the actual use times of the IP in the ASIC/FPGA device.)

面向ASIC和FPGA器件的加密数字IP核授权方法

技术领域

本发明涉及授权方法，具体涉及面向ASIC和FPGA器件的加密数字IP核授权方法。

背景技术

ASIC即专用集成电路，是指为了满足应特定用户要求和特定电子系统需要而设计、制造的集成电路。ASIC的特点是面向特定需求，ASIC在批量生产时与通用集成电路相比具有体积小、功耗低、可靠性高、性能高、保密性强、成本低等优点。

FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。FPGA是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA/CPLD等以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编程器件可以被用来实现一些基本逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂的组合功能，比如解码器或数学方程式。在大多数的FPGA中，这些可编程器件里也包含记忆元件，例如触发器(Flip－flop)或者其他更加完整的记忆块。

在IC(Integrated Circuit，集成电路)发展到超大规模阶段的今天，基于IP(Intellectual Property，知识产权)核的IC设计及其再利用，是保证SoC(system onchip，片上系统)开发效率和质量的重要手段。由于目前ASIC和FPGA等器件的大批量使用，在视频解码、通讯、安防等领域也大量采用IP核集成到ASIC和FPGA的开发中，以缩短设计开发时间。

数字逻辑类IP核授权基本有两种形式：HDL语言形式(软核)，网表形式(固核)。软核是用Verilog或VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。软IP通常是以硬件描述语言HDL源文件的形式出现，应用开发过程与普通的HDL设计也十分相似，只是所需的开发硬软件环境比较昂贵。软IP的设计周期短，设计投入少，由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP的灵活性和适应性。

固核则是软核与硬核的折中，大多数应用于ASIC和FPGA的IP内核均为软核，软核有助于用户调节参数并增强可复用性，而硬IP则需要针对某一ASIC工艺或某一FPGA型号进行定制。

一般的，针对ASIC的数字逻辑IP授权，会收取一次性费用和版税(Royalty)两种形式。而基于Royalty的付费方式，可通过查询晶圆生产厂(Foundry)的生产记录而获得生产次数。但是，实际上晶圆生产厂出于对客户信息的保护，IP授权方很难得知具体的生产数据。

基于FPGA的IP授权，一般会以一次性付费的方式收取费用，一旦通过软核或固核的形式生产FPGA的网表文件，很难通过技术手段限定IP的使用次数。因此，目前基于FPGA的IP授权一般仅能通过合同或法律等约束IP的使用次数，而IP授权方无法对实际的使用次数进行限制。

发明内容

(一)解决的技术问题

针对现有技术所存在的上述缺点，本发明提供了面向ASIC和FPGA器件的加密数字IP核授权方法，能够有效克服现有技术所存在的IP授权方无法对无法对ASIC/FPGA器件中IP的实际使用次数进行有效限制的缺陷。

(二)技术方案

为实现以上目的，本发明通过以下技术方案予以实现：

面向ASIC和FPGA器件的加密数字IP核授权方法，包括集成一个或多个预先授权IP核的ASIC/FPGA器件，以及与ASIC/FPGA器件通信的核验芯片，所述IP核中内置有第一密钥对，所述核验芯片中内置有与第一密钥对配对的第二密钥对；

所述授权方法包括：

所述核验芯片利用第二密钥对生成数字签名并进行加密，同时将加密后的数字签名打包至授权请求发送给ASIC/FPGA器件，所述IP核利用第一密钥对对授权请求进行身份认证，并基于历史授权情况判断是否满足当前授权请求。

优选地，所述核验芯片利用第二密钥对生成数字签名并进行加密，包括：

所述核验芯片先利用核验芯片私钥对随机数据进行加密，生成数字签名，再利用IP核公钥对生成的数字签名进行加密。

优选地，所述IP核利用第一密钥对对授权请求进行身份认证，包括：

所述IP核先利用IP核私钥对加密后的数字签名进行解密，得到数字签名，再利用核验芯片公钥对数字签名进行解密验签；

若解密验签后得到的解密数据与随机数据相同，则该核验芯片公钥对应的核验芯片满足身份认证要求，所述IP核基于历史授权情况判断是否满足当前授权请求；

若解密验签后得到的解密数据与随机数据不相同，则该核验芯片不满足身份认证要求，所述IP核不响应当前授权请求。

优选地，所述IP核基于历史授权情况判断是否满足当前授权请求，包括：

所述IP核判断解密验签后得到的解密数据与随机数据相同，则在链上查询该核验芯片的历史授权次数；

当该核验芯片的历史授权次数不大于授权使用次数，则IP核响应当前授权请求，否则IP核不响应当前授权请求。

优选地，所述IP核响应当前授权请求，包括：

所述IP核生成ASIC/FPGA器件生产所需的二进制文件或GDS文件，并下载到ASIC/FPGA器件中进行生产使用。

优选地，所述核验芯片中内置有随机数发生器，所述随机数发生器每次生成不同的随机数据，所述核验芯片将随机数据打包至授权请求发送给ASIC/FPGA器件。

优选地，所述第一密钥对包括IP核私钥、核验芯片公钥，所述第二密钥对包括分别与IP核私钥、核验芯片公钥配对的IP核公钥、核验芯片私钥。

优选地，所述第一密钥对以加密软核或者固核形式存在于IP代码中。

优选地，所述核验芯片通过I2C、SPI、UART、7816通用双向IO口实现与ASIC/FPGA器件的通信。

(三)有益效果

与现有技术相比，本发明所提供的面向ASIC和FPGA器件的加密数字IP核授权方法，通过向IP使用方发放核验芯片，并在加密软核或固核形式的数字IP核中加以安全认证程序的方式，实现对基于ASIC和FPGA等可编程器件IP使用次数的有效限制，具体包括以下有益效果：

1)改变了传统针对ASIC/FPGA器件IP授权的收费方式，可以有效保护IP授权方的利益；

2)基于核验芯片的智能卡成本低、体积小，并且通讯总线可采用I2C甚至1wire等简单总线，使得本方案的实现代价很小；

3)由于现有智能卡的安全级别很高，其被破解的可能性很小或者破解的代价很大，有效保护了IP授权方的利益。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

面向ASIC和FPGA器件的加密数字IP核授权方法，如图1所示，包括集成一个或多个预先授权IP核的ASIC/FPGA器件，以及与ASIC/FPGA器件通信的核验芯片，IP核中内置有第一密钥对，核验芯片中内置有与第一密钥对配对的第二密钥对；

授权方法包括：

核验芯片利用第二密钥对生成数字签名并进行加密，同时将加密后的数字签名打包至授权请求发送给ASIC/FPGA器件，IP核利用第一密钥对对授权请求进行身份认证，并基于历史授权情况判断是否满足当前授权请求。

本申请技术方案中，第一密钥对以加密软核或者固核形式存在于IP代码中，使得IP使用方无法直接读取，核验芯片中同样内置了第二密钥对，用以验证ASIC/FPGA器件中IP授权的合法性。第一密钥对包括IP核私钥、核验芯片公钥，第二密钥对包括分别与IP核私钥、核验芯片公钥配对的IP核公钥、核验芯片私钥。

核验芯片通过I2C、SPI、UART、7816通用双向IO口实现与ASIC/FPGA器件的通信。

核验芯片先利用核验芯片私钥对随机数据进行加密，生成数字签名，再利用IP核公钥对生成的数字签名进行加密。

本申请技术方案中，核验芯片中内置有随机数发生器，随机数发生器每次生成不同的随机数据，核验芯片将加密后的数字签名、随机数发生器生成的随机数据一同打包至授权请求，并发送给ASIC/FPGA器件。

IP核先利用IP核私钥对加密后的数字签名进行解密，得到数字签名，再利用核验芯片公钥对数字签名进行解密验签。

若解密验签后得到的解密数据与随机数据相同，则该核验芯片公钥对应的核验芯片满足身份认证要求，IP核基于历史授权情况判断是否满足当前授权请求；若解密验签后得到的解密数据与随机数据不相同，则该核验芯片不满足身份认证要求，IP核不响应当前授权请求。

本申请技术方案中，采用了对随机数据进行数字签名，并对数字签名进行加密，再由IP核进行解密、解密验签的方式实现身份认证。此外，也可以采用基于使用相同密钥的哈希算法(SHA)或对称加密算法(DES)的挑战应答型认证，或者是基于非对称算法(RSA等)的证书型认证。由于核验芯片中内置有随机数发生器，所以挑战应答或证书型认证，在总线上传输的数据是加密的，并且每次随机数据是变化的，使得外界看到总线上的认证数据每次都是随机的。

IP核判断解密验签后得到的解密数据与随机数据相同，则在链上查询该核验芯片的历史授权次数。

当该核验芯片的历史授权次数不大于授权使用次数，则IP核响应当前授权请求，否则IP核不响应当前授权请求。其中，授权使用次数为IP授权方针对IP使用方在链上预先设定的IP最大使用次数。

IP核响应当前授权请求后，IP使用方通过集成在ASIC/FPGA器件上的IP核，生成ASIC/FPGA器件生产所需的二进制文件或GDS文件，并下载到ASIC/FPGA器件中进行生产使用。

当ASIC/FPGA器件中的身份认证通过后，IP核才能正常运行其中的功能。而IP授权商，可通过发放预先下载了身份认证程序和第二密钥对的核验芯片，以控制IP使用方相应ASIC/FPGA器件中IP的实际使用次数。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不会使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。