阅读说明：本技术 一种基于压控晶振驯服的时间间隔测量方法及系统 (Voltage-controlled crystal oscillator taming-based time interval measuring method and system ) 是由 陈小毛 刘纯斐 范一惟 郭宁 武奇 温中原 李佳昆 于 2020-07-10 设计创作，主要内容包括：本发明公开了一种基于压控晶振驯服的时间间隔测量方法及系统,包括接收准确的秒脉冲信号,并与FPGA芯片内部产生每秒得到的测量值进行对比；产生模拟电压对压控晶振进行不断驯服,直至压控晶振输出的频率与标准输出频率的误差达到预设值；根据压控晶振驯服后输入的准确10MHz波动频率,利用PLL技术生成多个频率相同但相位不同且相位差固定的时钟信号；接收时钟信号,对输入的待测时间脉冲信号上升沿进行捕获测量,求得时间脉冲信号之间的时间间隔；接收时间间隔进行传输处理后得到测量结果进行显示。本发明采用的压控晶振驯服,具有提高时间间隔测量的精度和完善时间间隔测量仪器的功能。(The invention discloses a time interval measuring method and a system based on voltage-controlled crystal oscillator taming, which comprises the steps of receiving an accurate pulse-per-second signal and comparing the accurate pulse-per-second signal with a measured value generated in an FPGA chip every second; generating analog voltage to continuously discipline the voltage-controlled crystal oscillator until the error between the frequency output by the voltage-controlled crystal oscillator and the standard output frequency reaches a preset value; generating a plurality of clock signals with the same frequency, different phases and fixed phase difference by utilizing a PLL (phase locked loop) technology according to the accurate 10MHz fluctuation frequency input after the voltage-controlled crystal oscillator is acclimated; receiving a clock signal, capturing and measuring the rising edge of an input time pulse signal to be measured, and solving the time interval between the time pulse signals; and transmitting the received time interval to obtain a measurement result and displaying the measurement result. The voltage-controlled crystal oscillator adopted by the invention is tamed, and has the functions of improving the precision of time interval measurement and perfecting a time interval measuring instrument.)

一种基于压控晶振驯服的时间间隔测量方法及系统

技术领域

本发明涉及时间间隔测量技术领域，尤其涉及一种基于压控晶振驯服的时间间隔测量方法及系统。

背景技术

时间作为物质一个极为重要的属性，可以成为衡量许多研究领域的基本物理参量，譬如通信领域、医学领域、机械领域等，时间的精度越高，在科学研究中，这些领域的研究就越容易获得更好的性能和更加精密的结果，可以极大的推动科学的进步和工程技术的应用，方便人们改造和认识世界。

时间间隔就是指两个时刻之间的时间段的值，时间间隔的单位一般为秒(s)，它是七个基本国际单位之一。如何得知两个时刻之间的时间段的值是一项很重要的事情，它使人们衡量这个世界有了基本的概念。在科学研究和工程技术应用中，时间间隔使得形容某个事件更加准确和直观，也使得很多研究或应用具有了可重复性和可扩展性，为后面人们的研究带来了便利，在科学研究中，我们一般把某个物理事件的开始时刻和结束时刻中间的一段时间成为时间间隔。

时间间隔测量一般是对周期性的、稳定发生的物理事件进行测量。时间间隔测量已经拥有很久的历史，从原始社会的看日升日落测量一天，到封建社会的日晷测时和编写历书，发展到如今的用电子设备进行测量。不仅时间间隔测量的方法变的越来越多，时间间隔测量的精度也在不断提升着，从以前的小时级精度到分级、秒级和如今的纳秒级甚至更高精度，科学技术的进步是时间间隔测量发展迅速最重要的原因。由于各个研究领域对时间间隔测量精度要求的提高，比如在卫星导航领域中，时间每出现1ns的误差，定位精度就会出现3cm的误差，要想达到毫米级的定位精度，那么相应的时间间隔测量误差就需要小于33ps。此外对多通道、连续时间间隔测量等方面也有一定的要求，传统的方法已不再适用于如今的研究领域，寻找新的时间间隔测量方法或者改进现有的时间间隔测量方法变得势在必行。

时间间隔测量值的精度直接反映了时间间隔测量系统的性能，所以研究提高时间间隔测量系统测量精度的方法至关重要。但是现在的时间间隔测量精度低。

发明内容

本发明的目的在于提供一种基于压控晶振驯服的时间间隔测量方法及系统，旨在解决现在的时间间隔测量精度低的问题。

为实现上述目的，第一方面，本发明提供了一种基于压控晶振驯服的时间间隔测量方法，包括：

输出准确的秒脉冲信号；

接收准确的秒脉冲信号，并与FPGA芯片内部产生每秒得到的测量值进行对比；

产生模拟电压对压控晶振进行不断驯服，直至压控晶振输出的频率与标准输出频率的误差达到预设值；

根据压控晶振驯服后输入的准确10MHz波动频率，利用PLL技术生成多个频率相同但相位不同且相位差固定的时钟信号；

接收时钟信号，对输入的待测时间脉冲信号上升沿进行捕获测量，求得时间脉冲信号之间的时间间隔；

接收时间间隔进行传输处理后得到测量结果进行显示。

在一实施方式中，产生模拟电压对压控晶振进行不断驯服，直至压控晶振输出的频率与标准输出频率的误差达到预设值，具体包括：

若压控晶振输出的频率与标准输出频率之差大于零，则减少压控晶振输出的频率；

若压控晶振输出的频率与标准输出频率之差小于零，则增大压控晶振输出的频率。

在一实施方式中，产生模拟电压对压控晶振进行不断驯服，直至压控晶振输出的频率与标准输出频率的误差达到预设值，还包括：

根据压控电压公式进行不断重复压控，直至压控晶振输出的频率与标准输出频率的误差达到预设值。

在一实施方式中，接收时钟信号，对输入的待测时间脉冲信号上升沿进行捕获测量，求得时间脉冲信号之间的时间间隔，包括：

将第一个脉冲信号设为开始信号，将第二个脉冲信号设为结束信号；开始信号到来后，就在捕获到开始信号的时钟域下对寄存器进行计数，一直到结束信号到来，再停止计数，然后将计数的结果输出作为时间间隔测量瞬时值的整数部分；将捕获到开始信号的时钟和捕获到结束信号的时钟之间相位差作为时间间隔瞬时值的小数部分，两者拼接在一起输出到寄存器寄存。

第二方面，本发明提供一种基于压控晶振驯服的时间间隔测量系统，包括时间间隔测量模块、时钟信号生成模块、压控晶振驯服模块、串口通信模块、显示模块、接收机和模数转换模块；所述时间间隔测量模块、所述时钟信号生成模块和所述压控晶振驯服模块依次连接，所述串口通信模块均与所述时间间隔测量模块和所述时钟信号生成模块连接，所述显示模块与所述串口通信模块连接，所述接收机和所述模数转换模块均与所述压控晶振驯服模块连接；

所述接收机，用于输出准确的秒脉冲信号；

所述压控晶振驯服模块，用于接收准确的秒脉冲信号，并与FPGA芯片内部产生每秒得到的测量值进行对比；

所述模数转换模块，用于产生模拟电压对压控晶振进行不断驯服，直至压控晶振输出的频率与标准输出频率的误差达到预设值；

所述时钟信号生成模块，用于根据压控晶振驯服后输入的准确10MHz波动频率，利用PLL技术生成多个频率相同但相位不同且相位差固定的时钟信号；

所述时间间隔测量模块，用于接收时钟信号，对输入的待测时间脉冲信号上升沿进行捕获测量，求得时间脉冲信号之间的时间间隔；

所述串口通信模块，用于接收时间间隔进行传输至所述显示模块；

所述显示模块，用于接收时间间隔处理后得到测量结果进行显示。

本发明的一种基于压控晶振驯服的时间间隔测量方法及系统，通过首先利用标准脉冲信号对晶振进行驯服可以有效增加压控晶振的稳定性能和准确度，同时，驯服时钟之前是用计数累加去驯服时钟，现在通过准确测量的时间间隔去驯服时钟，能使精度从之前的一个时钟周期提高到时间间隔测量的测量分辨率；接着结合PLL时钟边沿触发的方法，完成高性能、高分别率的时间间隔测量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种基于压控晶振驯服的时间间隔测量方法的流程示意图；

图2是本发明基于压控晶振驯服的时间间隔测量系统的结构示意图；

图3是本发明提供的FPGA压控驯服流程图；

图4是本发明时间间隔测量模块设计框图；

图5是时钟相位内插法原理图；

图中：100-基于压控晶振驯服的时间间隔测量系统、10-时间间隔测量模块、20-时钟信号生成模块、30-压控晶振驯服模块、40-串口通信模块、50-显示模块、60-接收机、70-模数转换模块。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

第一方面，请参阅图1，图1是本发明实施例提供的一种基于压控晶振驯服的时间间隔测量方法的流程示意图，具体的，所述基于压控晶振驯服的时间间隔测量方法可以包括以下步骤：

S101、输出准确每秒(PPS)脉冲信号；

本发明实施例中，所述接收机60定位输出准确的PPS秒脉冲，所述接收机60为Ublox接收机60，秒脉冲(pulse per second)，网络的性能通常用吞吐率(throughput)这个指标来衡量。PPS(即每秒发送一个脉冲信号)。

S102、接收准确的秒脉冲信号，并与FPGA芯片内部产生每秒得到的测量值进行对比；

本发明实施例中，所述压控晶振驯服模块30根据接收到准确的PPS秒脉冲，和FPGA芯片内部产生的PPS得到的测量值进行对比，得到的测量值之差来衡量晶振输出频率与标准频率之间的误差。

S103、产生模拟电压对压控晶振进行不断驯服，直至压控晶振输出的频率与标准输出频率的误差达到预设值；

本发明实施例中，利用所述模数转换模块70来产生模拟电压对压控晶振进行不断驯服，一直到压控晶振输出的频率与标准频率时间的误差达到预设值为止，所述晶振压控驯服模块是提高时间间隔测量系统测量精度的关键；其中，所述模数转换模块70的型号是DAC7512。若压控晶振输出的频率与标准输出频率之差大于零，则减少压控晶振输出的频率；若压控晶振输出的频率与标准输出频率之差小于零，则增大压控晶振输出的频率。根据压控晶振的压控电压公式进行不断重复压控，直至压控晶振输出的频率与标准输出频率的误差达到预设值。

具体的，请参阅图3，图3是本发明提供的FPGA压控驯服流程图，所述压控晶振驯服模块30利用DAC7512来实现对晶振的压控和驯服，DAC7512将输入数值转换为模拟电压并将模拟电压施加到晶体振荡器的压控输入端，改变晶体振荡器输出频率，晶体振荡器的输出频率又作为系统时钟输入到FPGA芯片中用来测量，如此反复的进行压控使得晶振输出频率越来越准确；

在FPGA芯片中，用系统时钟的上升沿来抓取时间脉冲信号，若以压控晶振输出频率作为系统时钟对时间脉冲信号进行计数，那么在压控晶振输出频率到达标准频率时刻，标准的时间脉冲计数值应当为n₀；

n₀＝T/T₀；

设压控晶振的实际输出频率为f₁，周期为T₁，此时系统时钟对时间脉冲信号的计数值为n₁；

n₁＝T/T₁；

则实际输出频率与标准输出频率之间的差值为Δf；

Δf＝f₁-f₀＝(n₀-n₁)/T；

式，Δf的符号为正时代表实际输出频率高于标准输出频率，需要减小实际输出频率；Δf的符号为负时代表实际输出频率低于标准输出频率，需要增大实际输出频率。将需要改变的实际输出频率反映到压控电压上，则可得压控电压需要进行变化的值为ΔV，其中VCC是压控电压范围，f_s是压控频率范围；

通过不断重复压控，使压控晶振输出频率控制在标准频率附近，就达到了驯服晶体振荡器的目的。

S104、根据压控晶振驯服后输入的准确10MHz波动频率，利用PLL技术生成多个频率相同但相位不同且相位差固定的时钟信号；

本发明实施例中，请参阅图5，图5是时钟相位内插法原理图，本发明采用的芯片的型号是EP4CGX150DF27C8，并利用内部集成的PLL实现多相位时钟电路，为了生成多个频率相同但相位不同且相位差固定的时钟信号，由此得到更高的测时分辨率。同时将这些时钟信号输入到所述时间间隔测量模块10，对输入的待测时间脉冲信号上升沿进行捕获。

S105、接收时钟信号，对输入的待测时间脉冲信号上升沿进行捕获测量，求得时间脉冲信号之间的时间间隔；

本发明实施例中，请参阅图4，图4是本发明时间间隔测量模块10设计框图，所述时间间隔测量模块10利用相位内插法测量时间间隔的原理，在Quartus13.0平台上使用verilog语言描述时钟相位内插法；为了测试时间间隔，将第一个脉冲信号设为开始信号，将第二个脉冲信号设为结束信号；开始信号到来后，就在捕获到开始信号的时钟域下对寄存器进行计数，一直到结束信号到来，再停止计数，然后将计数的结果输出作为时间间隔测量瞬时值的整数部分；将捕获到开始信号的时钟和捕获到结束信号的时钟之间相位差作为时间间隔瞬时值的小数部分，两者拼接在一起输出到寄存器寄存。

S106、接收时间间隔进行传输处理后得到测量结果进行显示。

本发明实施例中，将测量的时间间隔输出到上位机软件显示，同时将测量的准确的PPS送入压控晶振驯服模块30，继续驯服晶振，以保证压控晶振输出的10MHz处于准确状态；所述串口通信模块40是基于FPGA的串行通信技术，所述串口通信模块40的主要功能是接收来自上位机软件的控制指令并将时间间隔测量值输出到上位机软件上显示；所述显示模块50即上位机软件主要由于所述串口通信模块40发送过来的时间间隔测量值不是实际的时间间隔测控值，需要处理后才能得到最终的结果；因此，上位机软件用于实时监控时间间隔测量系统的输出值，方便用户的使用接收时间间隔进行传输处理后得到测量结果进行显示，具体步骤包括：根据不同的端口选择输出不同的脉冲信号，不同的脉冲信号包括待测时间间隔脉冲信号为FPGA芯片内部产生的脉冲信号，待测时间间隔脉冲信号为ublox接收机60产生的PPS脉冲信号，待测时间间隔脉冲信号为从外界输入的脉冲信号。如输入端口选择端口1时代表选择待测时间间隔脉冲信号为FPGA芯片内部产生的脉冲信号；端口2代表选择待测时间间隔脉冲信号为ublox接收机60产生的PPS脉冲信号；端口3代表选择待测时间间隔脉冲信号为从外界输入的脉冲信号。

第二方面，请参阅图2，图2是本发明实施例提供的一种基于压控晶振驯服的时间间隔测量系统100的结构示意图，具体的，所述基于压控晶振驯服的时间间隔测量系统100包括时间间隔测量模块10、时钟信号生成模块20、压控晶振驯服模块30、串口通信模块40、显示模块50、接收机60和模数转换模块70；所述时间间隔测量模块10、所述时钟信号生成模块20和所述压控晶振驯服模块30依次连接，所述串口通信模块40均与所述时间间隔测量模块10和所述时钟信号生成模块20连接，所述显示模块50与所述串口通信模块40连接，所述接收机60和所述模数转换模块70均与所述压控晶振驯服模块30连接；

所述接收机60，用于输出准确的秒脉冲信号；

所述压控晶振驯服模块30，用于接收准确的秒脉冲信号，并与FPGA芯片内部产生每秒得到的测量值进行对比；主要功能是对系统使用的压控晶振进行驯服，使得晶振输出频率更加准确和稳定；

所述模数转换模块70，用于产生模拟电压对压控晶振进行不断驯服，直至压控晶振输出的频率与标准输出频率的误差达到预设值；

所述时钟信号生成模块20，用于根据压控晶振驯服后输入的准确10MHz波动频率，利用PLL技术生成多个频率相同但相位不同且相位差固定的时钟信号；PLL(PhaseLockedLoop)，为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，可以实现稳定且高频的时钟信号；

所述时间间隔测量模块10，用于接收时钟信号，对输入的待测时间脉冲信号上升沿进行捕获测量，求得时间脉冲信号之间的时间间隔；即用多个频率相同但相位不同且相位差固定的时钟信号来对输入的时间脉冲信号进行测量，以求得时间脉冲信号之间的时间间隔；

所述串口通信模块40，用于接收时间间隔进行传输至所述显示模块50；主要功能是与所述显示模块50通信，接收主控模块传输过来的时间间隔测量值然后转发给所述显示模块50显示；

所述显示模块50，为上位机软件，用于接收时间间隔处理后得到测量结果进行显示，即从所述串口通信模块40接收到的时间间隔测量值进行处理，并将处理后得到的时间间隔测量结果显示在上位机软件上。

具体过程为：将所述接收机60的标准PPS输入进所述压控晶振驯服模块30，所述压控晶振驯服模块30输出值经过DAC7515压控芯片，转化为模拟电压来对压控晶振进行不断驯服；接着利用驯服成功的晶振输出10MHz给所述时钟信号生成模块20，所述时钟信号生成模块20利用PLL技术生成多个时钟信号，最后将利用多个时钟信号来对输入的时间脉冲信号进行测量，最终测量结果显示在上位机软件上面。本发明采用的压控晶振驯服，具有提高时间间隔测量的精度和完善时间间隔测量仪器的功能。本发明提出首先利用标准脉冲信号对晶振进行驯服可以有效增加压控晶振的稳定性能和准确度，同时，驯服时钟之前是用计数累加去驯服时钟，现在通过准确测量的时间间隔去驯服时钟，能使精度从之前的一个时钟周期提高到时间间隔测量的测量分辨率；接着结合PLL时钟边沿触发的方法，完成高性能、高分别率的时间间隔测量。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。