阅读说明：本技术 一种带置位复位功能的tspc触发器 (TSPC trigger with setting and resetting functions ) 是由 黎佳 于 2020-06-19 设计创作，主要内容包括：本发明公开了一种带置位复位功能的TSPC触发器,触发器由七个PMOS晶体管、十个NMOS晶体管、两个反相器和一个与非门组成,通过对置位信号、复位信号的设置,触发器具有三种模式：普通模式、置位模式、复位模式。本发明提出的TSPC触发器,相对于传统的带置位复位功能的静态逻辑D触发器,该触发器工作频率高；相对于只具有置位功能的TSPC触发器和只具有复位功能的TSPC触发器,该触发器同时具有置位和复位功能,提高了TSPC的使用灵活性,且结构简单,实现复杂度低。(The invention discloses a TSPC trigger with a setting and resetting function, which consists of seven PMOS transistors, ten NMOS transistors, two inverters and a NAND gate, and has three modes by setting a setting signal and a resetting signal: normal mode, set mode, reset mode. Compared with the traditional static logic D trigger with a setting and resetting function, the TSPC trigger provided by the invention has high working frequency; compared with a TSPC trigger only having a setting function and a TSPC trigger only having a resetting function, the TSPC trigger has the setting and resetting functions at the same time, improves the use flexibility of the TSPC, and is simple in structure and low in implementation complexity.)

一种带置位复位功能的TSPC触发器

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种带置位复位功能的真单相时钟控制(True Single Phase Clocked，TSPC)触发器。

背景技术

D触发器作为标准单元中不可或缺的时序逻辑结构被广泛应用各种设计中。传统的带置位复位功能的静态逻辑D触发器如图1所示，其由四个MOS晶体管、五个反相器和四个与非门组成。该触发器的缺点是采用的MOS晶体管数量多，占用的版图面积大，工作频率低。TSPC触发器采用动态逻辑，工作频率高。基于此，现有技术出现大量的TSPC触发器。

公开号为CN 109379061A的发明专利申请公开了一种带置位功能的TSPC触发器，如图2所示，包括：六个PMOS晶体管和八个NMOS晶体管，第七NMOS晶体管的漏极与节点Z相连接，其源极接地，其栅极输入信号SET，第七NMOS晶体管既作为电路置位功能器件，又起漏电补偿的作用，对增大电路的工作频率范围起到重要作用。然而，该触发器存在的缺点是：只具有置位功能，不具有复位功能，使用灵活性受限。

公开号为CN 107528568 A的发明专利申请公开了一种具有数据保持反馈回路的TSPC触发器，如图3所示，由PMOS管8个，分别是Pl、P2、P3、P4、P5、P6、P7、P8；NMOS管7个分别是Nl、N2、N3、N4、N5、N6、N7和3个反相器INVl、INV2、INV3构成。该触发器虽然具备复位功能，但是不具有置位功能。且复位功能结构复杂，处理花销高。

故，如何实现带置位复位功能的触发器，且提升触发器的工作频率范围，是本领域亟待解决的问题。

发明内容

本发明的目的是针对现有技术的缺陷，提供了一种带置位复位功能的TSPC触发器。相对于传统的带置位复位功能的静态逻辑D触发器，该触发器工作频率高；相对于只具有置位功能的TSPC触发器和只具有复位功能的TSPC触发器，该触发器同时具有置位和复位功能，提高了TSPC的使用灵活性，且结构简单，实现复杂度低。

为了实现以上目的，本发明采用以下技术方案：

一种带置位复位功能的TSPC触发器，包括：

七个PMOS晶体管和十个NMOS晶体管，其中第一PMOS晶体管PM1、第三PMOS晶体管PM3、第五PMOS晶体管PM5、第六PMOS晶体管和第七PMOS晶体管PM7的源极各自是与电源直流电压端电连接，第二PMOS晶体管PM2和第一NMOS晶体管NM1依次串联在第一PMOS晶体管PM1的漏极与接地之间，其中第二PMOS晶体管PM2的漏极和第一NMOS晶体管NM1的漏极间连接的节点为节点X，其中在第三PMOS晶体管PM3的栅极输入复位信号C1、在第五PMOS晶体管PM5的栅极输入置位信号SETN，第一NMOS晶体管NM1的栅极和第一PMOS晶体管PM1的栅极作为该TSPC触发器的输入端D，第二NMOS晶体管NM2的栅极与所述节点X相连并且漏极电连接第四PMOS晶体管PM4，第二NMOS晶体管NM2和第四PMOS晶体管PM4间连接的节点为节点Y，第四PMOS晶体管PM4的源极电连接第三PMOS晶体管PM3的漏极，第三NMOS晶体管NM3和第四NMOS晶体管NM4依次串联在第二NMOS晶体管NM2的源极与接地之间，其中第三NMOS晶体管NM3的栅极输入时钟信号CLK，第四NMOS晶体管NM4的栅极输入复位信号C2，第五NMOS晶体管NM5的漏极和第五PMOS晶体管PM5的漏极分别电连接节点Y并且第六PMOS晶体管PM6的栅极和第九NMOS晶体管NM9的栅极分别电连接节点Y，其中第五NMOS晶体管NM5的源极接地并且栅极输入置位信号RST，第六PMOS晶体管PM6的漏极和第六NMOS晶体管NM6的漏极连接并且所述连接的节点为节点Z，第七PMOS晶体管PM7的栅极和第十NMOS晶体管NM10的栅极与所述节点Z电连接，第七PMOS晶体管PM7的漏极和第十NMOS晶体管NM10的漏极作为TSPC触发器的输出端Q，第六NMOS晶体管NM6并联有第七NMOS晶体管NM7，第六NMOS晶体管NM6、第七NMOS晶体管NM7的漏极电连接，第六NMOS晶体管NM6、第七NMOS晶体管NM7源极电连接第九NMOS晶体管NM9的漏极，第七NMOS晶体管NM7栅极输入复位信号C1。

进一步地，当输入置位信号SETN为高电平、RSTN为高电平、RST为高电平，复位信号C1为低电平、C2为高电平时，第三PMOS晶体管PM3、第四NMOS晶体管NM4导通，第五PMOS晶体管PM5、第五NMOS晶体管NM5和第七NMOS晶体管NM7断开，此时TSPC触发器工作在普通模式。

进一步地，当输入置位信号SETN为低电平、RSTN为高电平、RST为低电平，复位信号C1为高电平、C2为低电平时，第五PMOS晶体管PM5、第七NMOS晶体管NM7导通，第三PMOS晶体管PM3、第五NMOS晶体管NM5和第四NMOS晶体管NM4断开，节点Y处于高电平，节点Z处于低电平，输出端Q为高电平，此时TSPC触发器工作在置位模式。

进一步地，当输入置位信号SETN为高电平、RSTN为低电平、RST为高电平，复位信号C1为高电平、C2为低电平时，第五NMOS晶体管NM5、第七NMOS晶体管NM7导通，第三PMOS晶体管PM3、第五PMOS晶体管PM5和第四NMOS晶体管NM4断开，节点Y处于低电平，节点Z处于高电平，输出端Q为低电平，此时TSPC触发器工作在复位模式。

本发明提出的带置位复位功能的TSPC触发器，与现有技术相比，具有如下优点：

(1)本发明提出的TSPC触发器，同时具有置位功能和复位功能，相对于只具有置位功能的TSPC触发器和只具有复位功能的TSPC触发器，提高了TSPC的使用灵活性；

(2)本发明充分利用TSPC的优点，实现的TSPC触发器，相对于传统的带置位复位功能的静态逻辑D触发器，该触发器工作频率高，，有效提升了触发器的工作频率范围；

(3)本发明相对于传统的带置位复位功能的静态逻辑D触发器，所采用的MOS晶体管数量少，且相较于单一的置位或复位功能TSPC触发器，并不需要引入过多的硬件结构，进而使所占用的版图面积减小，实现结构简单，实现复杂度低，硬件花销小。

附图说明

图1是现有技术D触发器的电路原理图；

图2是现有技术带置位功能的TSPC触发器的电路原理图；

图3是现有技术带复位功能的TSPC触发器的电路原理图；

图4是本发明带置位复位功能的TSPC触发器的电路原理图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

如图4所示，本实施例提出了一种带置位复位功能的TSPC触发器，包括：

七个PMOS晶体管和十个NMOS晶体管，其中第一PMOS晶体管PM1、第三PMOS晶体管PM3、第五PMOS晶体管PM5、第六PMOS晶体管和第七PMOS晶体管PM7的源极各自是与电源直流电压端电连接，第二PMOS晶体管PM2和第一NMOS晶体管NM1依次串联在第一PMOS晶体管PM1的漏极与接地之间，其中第二PMOS晶体管PM2的漏极和第一NMOS晶体管NM1的漏极间连接的节点为节点X，其中在第三PMOS晶体管PM3的栅极输入复位信号C1并且在第五PMOS晶体管PM5的栅极输入置位信号SETN，第一NMOS晶体管NM1的栅极和第一PMOS晶体管PM1的栅极作为该TSPC触发器的输入端D，第二NMOS晶体管NM2的栅极与所述节点X相连并且漏极电连接第四PMOS晶体管PM4，第二NMOS晶体管NM2和第四PMOS晶体管PM4间连接的节点为节点Y，第四PMOS晶体管PM4的源极电连接第三PMOS晶体管PM3的漏极，第三NMOS晶体管NM3和第四NMOS晶体管NM4依次串联在第二NMOS晶体管NM2的源极与接地之间，其中第三NMOS晶体管NM3的栅极输入时钟信号CLK，第四NMOS晶体管NM4的栅极输入复位信号C2，第五NMOS晶体管NM5的漏极和第五PMOS晶体管PM5的漏极分别电连接节点Y并且第六PMOS晶体管PM6的栅极和第九NMOS晶体管NM9的栅极分别电连接节点Y，其中第五NMOS晶体管NM5的源极接地并且栅极输入置位信号RST，第六PMOS晶体管PM6的漏极和第六NMOS晶体管NM6的漏极连接并且所述连接的节点为节点Z，第七PMOS晶体管PM7的栅极和第十NMOS晶体管NM10的栅极与所述节点Z电连接，第七PMOS晶体管PM7的漏极和第十NMOS晶体管NM10的漏极作为TSPC触发器的输出端Q，第六NMOS晶体管NM6并联有第七NMOS晶体管NM7，第六NMOS晶体管NM6、第七NMOS晶体管NM7的漏极电连接，第六NMOS晶体管NM6、第七NMOS晶体管NM7源极电连接第九NMOS晶体管NM9的漏极，第七NMOS晶体管NM7栅极输入复位信号C1。

本发明提出的带置位复位功能的TSPC触发器，基本原理为：

当输入置位信号SETN为高电平、RSTN为高电平、RST为高电平，复位信号C1为低电平、C2为高电平时，第三PMOS晶体管PM3、第四NMOS晶体管NM4导通，第五PMOS晶体管PM5、第五NMOS晶体管NM5和第七NMOS晶体管NM7断开，此时TSPC触发器工作在普通模式。

当输入置位信号SETN为低电平、RSTN为高电平、RST为低电平，复位信号C1为高电平、C2为低电平时，第五PMOS晶体管PM5、第七NMOS晶体管NM7导通，第三PMOS晶体管PM3、第五NMOS晶体管NM5和第四NMOS晶体管NM4断开，节点Y处于高电平，节点Z处于低电平，输出端Q为高电平，此时TSPC触发器工作在置位模式。

当输入置位信号SETN为高电平、RSTN为低电平、RST为高电平，复位信号C1为高电平、C2为低电平时，第五NMOS晶体管NM5、第七NMOS晶体管NM7导通，第三PMOS晶体管PM3、第五PMOS晶体管PM5和第四NMOS晶体管NM4断开，节点Y处于低电平，节点Z处于高电平，输出端Q为低电平，此时TSPC触发器工作在复位模式。

也就是说，本发明所述的TSPC触发器可分为普通模式、置位模式、复位模式三种模式：

普通模式：SETN＝1，RSTN＝1，RST＝1，C1＝0，C2＝1，PM3、NM4导通，PM5、NM5、NM7断开，此时与普通TSPC功能一致；

置位模式：SETN＝0，RSTN＝1，RST＝0，C1＝1，C2＝0，PM3、NM4、NM5断开，PM5、NM7导通，Y＝1，Z＝0，Q＝1，DFF输出置位；

复位模式：SETN＝1，RSTN＝0，RST＝1，C1＝1，C2＝0，PM3、NM4、PM5断开，NM5、NM7导通，Y＝0，Z＝1，Q＝0，DFF输出复位。

由此可知，本发明提出的带置位复位功能的TSPC触发器，同时具有置位功能和复位功能，相对于只具有置位功能的TSPC触发器和只具有复位功能的TSPC触发器，提高了TSPC的使用灵活性；充分利用TSPC的优点，实现的TSPC触发器，相对于传统的带置位复位功能的静态逻辑D触发器，该触发器工作频率高，，有效提升了触发器的工作频率范围；相对于传统的带置位复位功能的静态逻辑D触发器，所采用的MOS晶体管数量少，且相较于单一的置位或复位功能TSPC触发器，并不需要引入过多的硬件结构，进而使所占用的版图面积减小，实现结构简单，实现复杂度低，硬件花销小。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。