阅读说明：本技术 D类功放中输出失调电压自动校正电路 (Output offset voltage automatic correction circuit in class D power amplifier ) 是由 唐本镇 于 2019-03-25 设计创作，主要内容包括：本发明属于电路领域,尤其是一种D类功放中输出失调电压自动校正电路,针对现有的不能从根本上来抑制电路本身失配而造成的POP声,所以在D类功放上电启动过程中依然会存在杂音的问题,现提出如下方案,其包括具有电路R1的第一信号输入电路和具有第二电阻R2的第二信号输入电路,所述电阻R1的一端和电阻R2的一端电性连接有同一个开关SW1,所述电阻R1的另一端电信连接有电阻R3和差分运放电路I1,且差分运放电路I1与电阻R2的另一端电性连接,所述电阻R2的另一端电性连接有电阻R4。本发明为失调电压自动校正电路,在D类功放开始工作时,自动检测输出直流电压偏差,并通过控制电路修正这一偏差,从而减小开机POP声。(The invention belongs to the field of circuits, in particular to an output offset voltage automatic correction circuit in a D-type power amplifier, aiming at the problem that the existing POP sound caused by the mismatching of the circuit cannot be fundamentally inhibited, so that noise still exists in the power-on starting process of the D-type power amplifier, the invention provides the following scheme, which comprises a first signal input circuit with a circuit R1 and a second signal input circuit with a second resistor R2, wherein one end of the resistor R1 and one end of the resistor R2 are electrically connected with a same switch SW1, the other end of the resistor R1 is electrically connected with a resistor R3 and a differential operational amplifier circuit I1, the differential operational amplifier circuit I1 is electrically connected with the other end of the resistor R2, and the other end of the resistor R2 is electrically connected with a resistor R4. The invention relates to an offset voltage automatic correction circuit, which automatically detects the deviation of output direct current voltage when a class D power amplifier starts to work, and corrects the deviation through a control circuit, thereby reducing the POP sound of starting.)

D类功放中输出失调电压自动校正电路

技术领域

本发明涉及电路技术领域，尤其涉及一种D类功放中输出失调电压自动校正电路。

背景技术

D类功放电路是一种开关型的功放电路，在D类功放上电启动过程中，由于制造工艺偏差及器件失配的影响，在没有输入信号的情况下，两个输出端仍然会有一个直流压差产生，从而使得喇叭产生开机POP声，而专利《D类功放噪声抑制方法和装置及抑制噪声的D类功放-CN200710199380.6》采用延时的方法来抑制噪声的方法，其主要目标是抑制在上电过程中外部输入信号的不匹配而产生电压差造成的POP声，同样专利《带POP噪声抑制的D类功放电路-CN201510514693.0》也是是采用延时的方法来抑制噪声的方法来抑制在上电过程中外部输入信号的不匹配而产生电压差造成的POP声。

上述的两个技术方案中并不能从根本上来抑制电路本身失配而造成的POP声，因而在D类功放上电启动过程中依然会存在杂音，所以我们提出了一种D类功放中输出失调电压自动校正电路，用以解决上述所提出的问题。

发明内容

本发明的目的是为了解决现有技术中存在的不能从根本上来抑制电路本身失配而造成的POP声，所以在D类功放上电启动过程中依然会存在杂音的缺点，而提出的D类功放中输出失调电压自动校正电路。

为了实现上述目的，本发明采用了如下技术方案：

D类功放中输出失调电压自动校正电路，包括具有电路R1的第一信号输入电路和具有第二电阻R2的第二信号输入电路，所述电阻R1的一端和电阻R2的一端电性连接有同一个开关SW1，所述电阻R1的另一端电信连接有电阻R3和差分运放电路I1，且差分运放电路I1与电阻R2的另一端电性连接，所述电阻R2的另一端电性连接有电阻R4，所述电阻R4的另一端电性连接有电阻R6，所述电阻R6的另一端电性连接有电阻R8、电容C2和差分运放电路I2，所述电阻R8的另一端电性连接有喇叭，所述电容C2的一端与差分运放电路I2电性连接，所述电容C2的另一端电性连接有比较器I8和比较器I9，所述比较器I8和比较器I9均和差分运放电路I2电性连接，所述比较器I8和比较器I9分别电性连接有GD电路，且两个GD电路均和喇叭电性连接，所述比较器I8和比较器I9电性连接有三角波，所述电阻R3的另一端电性连接有电阻R5，所述电阻R5的另一端电性连接有电阻R7、电容C1和差分运放电路I2，所述电阻R7的另一端与喇叭电性连接，所述电容C1的另一端与差分运放电路I2电性连接，所述喇叭电性连接有低通滤波器I3和低通滤波器I4，所述低通滤波器I3电性连接有比较器I5，所述低通滤波器I4电性连接有比较器I6，所述比较器I5和比较器I6电性连接有同一个控制逻辑电路I7，所述控制逻辑电路I7电性连接有控制信号CT1、控制信号CT2和控制信号CT3。

优选的，所述比较器包括连接有电路接口的电阻R16，所述电阻R16的一端电性连接有电容C8、电容C9和电阻R15，所述电阻R15的另一端电性连接有电阻R17、电阻R18、电阻R19、电阻R20、二极管D1的正极、二极管D2的负极和电容C4，所述电阻R17的另一端与电容C9的另一端电性连接，所述电阻R17的另一端电性连接有场效应管Q1的栅极，所述场效应管Q1的漏极与电阻R18的另一端电性连接，所述电阻R16的另一端电性有场效应管Q1的源极、电容C3、电阻R22、电容C4、电容C7、电阻R14、电阻R10、电容C5和电阻R9，所述电容C3的另一端电性连接有放大器UI-A，所述放大器UI-A分别与电阻R19、电阻R20、电阻R21电性连接，所述电阻R21的另一端与二极管D1的负极电性连接，所述二极管D2的负极与电阻R22电性连接，所述电容C7的另一端电性连接有电阻R13，所述电阻R13的另一端电性连接有电阻R9、电容C5、二极管D5的负极和电阻R11，所述二极管D5的正极电性连接有电阻R12和电容C6，所述电阻R12的另一端电性连接有场效应管Q2的栅极，所述场效应管Q2的漏极接地，所述场效应管Q2的源极与电阻R19的另一端电性连接。

优选的，所述开关SW1是为阻止上电过程中外部信号进入芯片内部，开关SW1与电阻R1和电阻R2电性连接，此信号也可与电阻R1和电阻R2近差分运放端相连。

优选的，所述控制信号CT3控制开关SW1，此信号在控制开关SW1的同时也可控制开关信号使得电阻R3和电阻R4在电路过程中短路。

优选的，所述电阻R7和电阻R8做为执行部分的电阻阵列，也可由电阻R5和电阻R6、电阻R3和电阻R4、电阻R1和电阻R2作为电阻阵列来执行。

优选的，所述低通滤波器I3和低通滤波器I4可由RC电路构成，也可由包含运算放大器的RC有源滤波器构成。

优选的，所述控制逻辑输出的控制信号CT3可以依据开关SW1的类型输出高或低使能。

优选的，所述控制逻辑输出的控制信号CT3可以添加延迟电路控制开关SW1。

优选的，所述电阻R7和电阻R8可以依据实际情况由并联电阻阵列或串联电阻阵列构成。

本发明中，在D类功放上电后，开关SW1处于闭合状态，以阻止输入信号进入芯片内部，此时在两组输出对管之间的压差为芯片自身由于制造工艺偏差及器件失配而产生的，两组输出对管电压经过低通滤波器I3和低通滤波器I4后与基准电平比较，产生三个逻辑控制信号CT1，CT2，CT3，其中CT1，CT2分别控制可调电阻阵列电阻R7和电阻R8，可调电阻阵列依据控制信号步进式增加或减小相应阻值，从而使得输出对管电压差值逐步缩小，当输出对管电压都与基准电平相同后，控制逻辑电路的CT1、CT2信号使得可调电阻阵列处于锁定状态，可调电阻阵列阻值不再发生变化，同时CT3信号使得开关SW1打开，芯片可以接受输入信号，并处于正常工作状态。

本发明为失调电压自动校正电路，在D类功放开始工作时，自动检测输出直流电压偏差，并通过控制电路修正这一偏差，从而减小开机POP声。

附图说明

图1为本发明提出的D类功放中输出失调电压自动校正电路的总电路示意图；

图2为本发明提出的D类功放中输出失调电压自动校正电路的比较器主电路示意图；

图3为本发明提出的D类功放中输出失调电压自动校正电路的比较器电路的保护电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

参照图1-3，D类功放中输出失调电压自动校正电路，包括具有电路R1的第一信号输入电路和具有第二电阻R2的第二信号输入电路，电阻R1的一端和电阻R2的一端电性连接有同一个开关SW1，电阻R1的另一端电信连接有电阻R3和差分运放电路I1，且差分运放电路I1与电阻R2的另一端电性连接，电阻R2的另一端电性连接有电阻R4，电阻R4的另一端电性连接有电阻R6，电阻R6的另一端电性连接有电阻R8、电容C2和差分运放电路I2，电阻R8的另一端电性连接有喇叭，电容C2的一端与差分运放电路I2电性连接，电容C2的另一端电性连接有比较器I8和比较器I9，比较器I8和比较器I9均和差分运放电路I2电性连接，比较器I8和比较器I9分别电性连接有GD电路，且两个GD电路均和喇叭电性连接，比较器I8和比较器I9电性连接有三角波，电阻R3的另一端电性连接有电阻R5，电阻R5的另一端电性连接有电阻R7、电容C1和差分运放电路I2，电阻R7的另一端与喇叭电性连接，电容C1的另一端与差分运放电路I2电性连接，喇叭电性连接有低通滤波器I3和低通滤波器I4，低通滤波器I3电性连接有比较器I5，低通滤波器I4电性连接有比较器I6，比较器I5和比较器I6电性连接有同一个控制逻辑电路I7，控制逻辑电路I7电性连接有控制信号CT1、控制信号CT2和控制信号CT3，在D类功放上电后，开关SW1处于闭合状态，以阻止输入信号进入芯片内部，此时在两组输出对管之间的压差为芯片自身由于制造工艺偏差及器件失配而产生的，两组输出对管电压经过低通滤波器I3和低通滤波器I4后与基准电平比较，产生三个逻辑控制信号CT1，CT2，CT3，其中CT1，CT2分别控制可调电阻阵列电阻R7和电阻R8，可调电阻阵列依据控制信号步进式增加或减小相应阻值，从而使得输出对管电压差值逐步缩小，当输出对管电压都与基准电平相同后，控制逻辑电路的CT1、CT2信号使得可调电阻阵列处于锁定状态，可调电阻阵列阻值不再发生变化，同时CT3信号使得开关SW1打开，芯片可以接受输入信号，并处于正常工作状态，本发明为失调电压自动校正电路，在D类功放开始工作时，自动检测输出直流电压偏差，并通过控制电路修正这一偏差，从而减小开机POP声。

本发明中，比较器包括连接有电路接口的电阻R16，电阻R16的一端电性连接有电容C8、电容C9和电阻R15，电阻R15的另一端电性连接有电阻R17、电阻R18、电阻R19、电阻R20、二极管D1的正极、二极管D2的负极和电容C4，电阻R17的另一端与电容C9的另一端电性连接，电阻R17的另一端电性连接有场效应管Q1的栅极，场效应管Q1的漏极与电阻R18的另一端电性连接，电阻R16的另一端电性有场效应管Q1的源极、电容C3、电阻R22、电容C4、电容C7、电阻R14、电阻R10、电容C5和电阻R9，电容C3的另一端电性连接有放大器UI-A，放大器UI-A分别与电阻R19、电阻R20、电阻R21电性连接，电阻R21的另一端与二极管D1的负极电性连接，二极管D2的负极与电阻R22电性连接，电容C7的另一端电性连接有电阻R13，电阻R13的另一端电性连接有电阻R9、电容C5、二极管D5的负极和电阻R11，二极管D5的正极电性连接有电阻R12和电容C6，电阻R12的另一端电性连接有场效应管Q2的栅极，场效应管Q2的漏极接地，场效应管Q2的源极与电阻R19的另一端电性连接。

本发明中，开关SW1是为阻止上电过程中外部信号进入芯片内部，开关SW1与电阻R1和电阻R2电性连接，此信号也可与电阻R1和电阻R2近差分运放端相连。

本发明中，控制信号CT3控制开关SW1，此信号在控制开关SW1的同时也可控制开关信号使得电阻R3和电阻R4在电路过程中短路。

本发明中，电阻R7和电阻R8做为执行部分的电阻阵列，也可由电阻R5和电阻R6、电阻R3和电阻R4、电阻R1和电阻R2作为电阻阵列来执行。

本发明中，低通滤波器I3和低通滤波器I4可由RC电路构成，也可由包含运算放大器的RC有源滤波器构成。

本发明中，控制逻辑输出的控制信号CT3可以依据开关SW1的类型输出高或低使能。

本发明中，控制逻辑输出的控制信号CT3可以添加延迟电路控制开关SW1。

本发明中，电阻R7和电阻R8可以依据实际情况由并联电阻阵列或串联电阻阵列构成。

本发明中，在D类功放上电后，开关SW1处于闭合状态，以阻止输入信号进入芯片内部，此时在两组输出对管之间的压差为芯片自身由于制造工艺偏差及器件失配而产生的，两组输出对管电压经过低通滤波器I3和低通滤波器I4后与基准电平比较，产生三个逻辑控制信号CT1，CT2，CT3，其中CT1，CT2分别控制可调电阻阵列电阻R7和电阻R8，可调电阻阵列依据控制信号步进式增加或减小相应阻值，从而使得输出对管电压差值逐步缩小，当输出对管电压都与基准电平相同后，控制逻辑电路的CT1、CT2信号使得可调电阻阵列处于锁定状态，可调电阻阵列阻值不再发生变化，同时CT3信号使得开关SW1打开，芯片可以接受输入信号，并处于正常工作状态。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。