阅读说明：本技术 自参考和自校准干涉图案叠加测量 (Self-referencing and self-calibrating interference pattern overlay measurement ) 是由 杨东岳 戴鑫托 朴东锡 唐明浩 姆德·莫塔西·贝拉 帕凡·库玛尔·查特哈马佩塔·史瑞帕达拉 于 2018-12-21 设计创作，主要内容包括：两对对准标靶(一对对齐,另一对错位一偏置距离)形成在不同的掩模上以产生第一对共轭干涉图案。另一对对准标靶也形成于掩模上以产生相较于该第一对倒置的第二对共轭干涉团。当使用该掩模所形成的图案被覆盖时,两对共轭干涉图案中的该第一干涉图案和该第二干涉图案的暗区与亮区的失准被确定。计算一放大系数(该干涉图案失准对该标靶失准的放大系数),以作为该干涉图案对中的相对暗区和相对亮区的失准的差值相对于两倍该偏置距离的比率。该干涉图案失准除以该放大系数以产生一自参考且自校准标靶失准量并予以输出。(Two pairs of alignment targets (one pair aligned and the other pair offset by an offset distance) are formed on different masks to produce a first pair of conjugate interference patterns. Another pair of alignment targets is also formed on the mask to produce a second pair of conjugate interferograms that are inverted relative to the first pair. When the pattern formed using the mask is covered, misalignment of the dark and light areas of the first and second of the two pairs of conjugate interference patterns is determined. A magnification factor (the magnification factor of the interference pattern misalignment versus the target misalignment) is calculated as the ratio of the difference in misalignment of the relatively dark and relatively bright areas in the pair of interference patterns over twice the offset distance. The interference pattern misalignment is divided by the amplification factor to produce and output a self-referenced and self-calibrated target misalignment amount.)

自参考和自校准干涉图案叠加测量

技术领域

本申请涉及集成电路(IC)制造中使用的掩模的对准，更具体而言，涉及自参考及自校准干涉图案叠加测量方法及系统。

背景技术

集成电路的制造通常包括在一衬底晶片的上方的一个或多个层上形成多个集成电路图案。这些图案通常包括通过光刻技术所形成的多个区域。光刻技术使用图案来定义一衬底上的区域。更具体而言，利用光刻技术，一光阻层形成在一衬底上，并暴露于例如紫外光(UV)之类的辐射下，该紫外光穿过一掩模的透明区域以于该光阻层的对应区域引起一化学反应。然后显影该光阻层以产生暴露底层材料的开放区域的图案，而该材料的其他区域仍然受到光阻层的保护。根据所使用的是正调色抗蚀剂还是负调色抗蚀剂来移除光阻层的暴露或未暴露部分。然后，蚀刻不受光阻层保护的衬底的部分，以于衬底中形成特征。

掩模之间的相对定位和对准，或“叠加”控制所得到的集成电路是否正确形成。最小化叠加误差是集成电路制造中的一个重要问题。叠加度量通过使用与功能电路结构相同的层中的叠加标记来最小化叠加误差。叠加标记可以包括不同图案，然后可以通过一叠加度量工具对这些图案进行扫描和/或成像。一些叠加标记(莫尔(莫尔)标靶)组合以产生衍射图案(莫尔图案)，该衍射图案可被测量以确定不同掩模的叠加精度。已经开发了许多不同类型的叠加度量模式，以提高叠加度量测量的精度。

先进技术持续在集成电路(IC)设备中制造更小的结构。先进技术工艺的复杂性给诸如多层叠加等光刻控制参数带来了沉重的负担。超出规格的一覆盖层可能导致该结构中的开路或短路，这不仅影响了晶片/裸晶的成品率，还由于需要对设备进行返工而影响了工艺的吞吐量。

发明内容

本文中的各种方法建立具有一第一节距的一第一莫尔标靶于一第一光掩模上，以及建立具有一第二节距的一第二莫尔标靶于该第一光掩模上。该第二莫尔标靶相邻于该第一莫尔标靶并与之对齐。这些方法同样建立具有该第二节距的一第三莫尔标靶于一第二光掩模上，以及建立具有该第一节距的一第四莫尔标靶于该第二光掩模上。该第三莫尔标靶相邻于该第四莫尔标靶。该第三莫尔标靶与该第四莫尔标靶错位一偏置距离。

该第一莫尔标靶和该第三莫尔标靶形成第一干涉图案。该第二莫尔标靶和该第四莫尔标靶形成第二干涉图案。此外，该第一干涉图案和该第二干涉图案形成一第一对共轭干涉图案。同样的，该第一干涉图案与该第二干涉图案形成一第一对共轭干涉图案。

该第一莫尔标靶、该第二莫尔标靶、该第三莫尔标靶、以及该第四莫尔标靶构成第一组标靶。此方法还建立与该第一组标靶相同且相较于该第一组标靶倒置的一第二组标靶于该第一光掩模和该第二光掩模上，以生成相较于该第一对共轭干涉图案倒置的一第二对共轭干涉图案。

随后，这些方法使用该第一光掩模执行一第一曝光以产生具有相同但倒置的该第一莫尔标靶和该第二莫尔标靶的一组标靶的一集成电路层。本文的方法还使用该第二光掩模执行一第二曝光(例如当执行叠加测量以确定一光阻是否被适当对齐，形成更多结构，或在曝光前执行掩模对齐)。该第二曝光具有两组标靶的该第三莫尔标靶和该第四莫尔标靶。

这允许本文的方法在当第二光掩模中的图案(在光阻中，或正在被投影)位于该集成电路层的上方时，确定两对共轭干涉图案中的该第一干涉图案和该第二干涉图案的相对暗区和相对亮区的干涉图案失准。此外，这些方法计算一放大系数(干涉图案失准至标靶失准的放大系数)，作为干涉图案对中的相对暗区和相对亮区的失准的差值相对于两倍该偏置距离的比率。然而，本文的方法将该干涉图案失准除以该放大系数以产生一自参考且自校准标靶失准量并予以输出。

本文的各种系统可以包括(但不限于)：一处理器；以及一制造系统与一光学对准测量系统，通过一计算机化网络连接至该处理器。该处理器特别适用于或能够建立具有一第一节距的一第一莫尔标靶于一第一光掩模上，以及建立具有一第二节距的一第二莫尔标靶于该第一光掩模上。该第二莫尔标靶相邻于该第一莫尔标靶并与之对齐。同样的，该处理器特别适用于或能够建立具有该第二节距的一第三莫尔标靶于一第二光掩模上，以及建立具有该第一节距的一第四莫尔标靶于该第二光掩模上。该第三莫尔标靶相邻于该第四莫尔标靶。该第三莫尔标靶与该第四莫尔标靶错位一偏置距离。

该第一莫尔标靶与该第三莫尔标靶形成第一干涉图案。该第二莫尔标靶与该第四莫尔标靶形成第二干涉图案。该第一干涉图案与该第二干涉图案形成一第一对共轭干涉图案。

该第一莫尔标靶、该第二莫尔标靶、该第三莫尔标靶、和该第四莫尔标靶构成第一组标靶。该处理器特别适用于或者能够建立与该第一组标靶相同、相对于该第一组标靶倒置的一第二组标靶于该第一光掩模和该第二光掩模上，以产生相较于该第一对共轭干涉图案倒置的一第二对共轭干涉图案。

该制造系统特别适用于或者能够使用该第一光掩模执行一第一曝光以产生具有两组标靶的该第一莫尔标靶和该第二莫尔标靶的一集成电路层。同样的，该制造系统特别适用于或者能够使用该第二光掩模执行一第二曝光。该第二曝光具有两组标靶的该第三莫尔标靶和该第四莫尔标靶。

该光学对准测量系统特别适用于或者能够在当使用该第二光掩模所形成的光阻图案位于该集成电路层的上方时，确定两对共轭干涉图案中的该第一干涉图案和该第二干涉图案的相对暗区和相对亮区的干涉图案失准。同时，该处理器特别适用于或者能够计算该干涉图案失准至标靶失准的一放大系数，以作为干涉图案对中的相对暗区和相对亮区的失准的差值相对于两倍该偏置距离的比率。同样地，该处理器特别适用于或者能够将该干涉图案失准除以该放大系数以产生并输出一自参考且自校准标靶失准量。

附图说明

通过以下参照附图的详细描述，可以更好地理解本文的实施例，附图不一定按照比例绘制，且其中：

图1为说明本文实施例的一流程图；

图2至图10为根据本文实施例所示的光掩模的示意图；以及

图11为根据本文实施例所示的一硬件系统的一示意图。

主要附图标记说明

200 第一光掩模

202 第二光掩模

204 第一位置

206 第二位置

208 第三位置

210 第四位置

212 第一莫尔标靶

214 第二莫尔标靶

216 第三莫尔标靶

218 第四莫尔标靶

222 第一干涉图案

224 第二干涉图案

226 内核

228 虚框

300 掩模腔

302 掩模生产单元

310 制造系统

312 光刻曝光单元

314 光学对准量测系统

320 处理器

322 计算机化网络。

具体实施方式

本文中的方法和系统通过产生生成一标靶性能指标的一自参考、自校准标靶设计来提供与光刻工艺一起使用的增强对比掩模。具体而言，在不同掩模上形成两对对准标靶(一对对准，一对因偏置距离而失准)，以产生一第一对共轭干涉图案。在掩模上还形成另一对对准标靶以产生相较于该第一对共轭干涉图案倒置的一第二对共轭干涉图案。当使用掩模形成的图案重叠时，确定了在两对共轭干涉图案中的第一干涉图案与第二干涉图案的暗区和亮区的失准。(干涉图案失准对标靶失准)的一放大系数计算为该对干涉图案中相对较暗和相对较亮区域的失准的差值相对于两倍偏置距离的比率。然后，将干涉图案错位除以该放大系数，以产生一自参考且自校准的标靶失准量，然后输出该失准量。

因此，无需使用参考标记，且无需使用慢得多的扫描电子显微镜(SEM)工艺(但获得与SEM工艺相同或更佳的对准精度)，本文的方法和系统仅通过莫尔干涉图案标靶的自参考及自校准的对准，提供比SEM工艺更快的反馈，但具有与SEM工艺相同的精准度。

如前所述，由于设计规则的缩减以及工艺复杂度的增加，叠加公差变得越来越重要。当前的技术节点需要严格的叠加预算，此对当前的叠加度量系统提供了严峻的挑战。工艺效应以及光学效应，如成像分辨率和像差，限制了成像叠加的精度。通常，由于其高精准度，使用基于SEM的叠加(SEMOVL)来校准光学叠加。然而，SEMOVL的缺点是测量时间长(低吞吐量)，且不能及时反馈OVL信息。

为了解决这些问题和其他问题，本申请提出了一种自参考(SR)莫尔OVL方案，该方案通过放大信号内核对叠加移位的响应(通过一个数量级(order)以上的放大系数1/f_SR，其中，f_SR是自参考放大系数)来大大增加叠加延迟性(delectability)。于本申请中，莫尔OVL标靶被设计为具有增强的基于图像的叠加(IBO)的信号对比度，其可实现密集内核节距(节距)的设计。此外，这种自参考设计极大地提高了测量的精度。因此，导致传统IBO不准确度的因素(例如，标靶不对称)在莫尔OVL内核中没有被放大，且校准后的莫尔OVL的不准确度由于1/f_SR的系数而被降低。利用这些系统和方法，莫尔OVL通过光学叠加方式实现了SEMOVL精确度和准确度的可能性。此外，这种自参考莫尔OVL可以在基于叠加系统的当前图像的架构中实现并测量。

具体而言，本申请结合自参考设计提出了一种自校准(SC)莫尔OVL，以进一步校准每个标记的莫尔OVL放大系数。此莫尔OVL中包含的自校准设计能够检查放大系数的保真度，因此，可以实现OV的准确性和精确性，并且校准结构可以作为莫尔OVL标记/测量的一关键性能指标。此外，可以同时测量自校准和自参考以提高吞吐量。通过本申请，可以通过仿真对标靶设计进行优化，并提高标记和测量的品质。

因此，本申请提出了一种采用莫尔图案的一叠加度量方法，以放大对叠加失准的内核响应，从而增强内核的灵敏度和可延迟性。当顶部光栅与底部光栅具有相近但不同的节距时，形成并观测一莫尔图案。一般而言，莫尔节距等于最大密度节距，其可通过光学手段予以解析，并且可以使用下面的表达式来计算：

使用本文的系统和方法，莫尔OVL标靶设计适应了现有的IBO示意图。在此，莫尔干射图案中的内核(亮区之间的暗区)足够大，足以实现IBO光学分辨率，这使得OVL内核可以通过现有的IBO工具进行解析(光学分辨率<p_Moiré)。此外，莫尔节距被保持得足够小，以适应例如一个标靶中至少五个节距，从而确保莫尔OVL的精确度可与传统IBO标靶(p_Moiré<标靶尺寸/5)相当或更好。然而，无论是顶部或底部光栅节距都无法通过IBO工具予以光学解析，此可最小化由顶部/底部光栅至莫尔节距的信号之间的干扰，且此可显著增强莫尔节距对比度(P_顶部(P_底部)<光学分辨率)。

此外，该工艺平衡了顶部和底部光栅反射信号的强度，以进一步增强信号对比度。例如，本文的方法和系统调谐顶部/底部光栅临界尺寸(CD)来调制信号强度。此设计准则适用于标靶的设计和优化，并在晶片上进行验证。考量到由OVL堆栈几何和材料调制的内核对比度，进一步提高信号对比精度的临界尺寸(CD)调整可被进一步模拟。

对于先进检测度量(AIM)设计，可以放在一标记中的条(bar)数通常受到内核对比度的限制。如果内核(条)彼此太近，则在其之间的条和间隔之间的内核对比度会降低。然而，如上所述，本文的方法和系统有意将顶部或底部光栅节距中的一者或两者设置为不能被IBO工具进行光学分辨。因此，由于此顶部和底部光学的不可分辨的节距，本文提出的密集内核设计利用了光学可分辨的莫尔内核和不可分辨的背景节距之间的高对比度信号。因此，通过本文的方法和系统所产生的密集内核设计，大大提高了测量的精确度。与现有传统AIM标靶的尺寸相比，本申请的是提供了信号对比精确度的鲁棒性，同时节省了大量的度量。

因此，本文的方法通过产生一自参考、自校准标靶设计(其产生标靶性能指标)，提供使用光刻处理的增强对比度掩模。具体而言，本文的方法使用具有不同节距的平行标记的莫尔标靶，当莫尔标靶重叠时，可产生暗莫尔干涉图案和亮莫尔干涉图案(内核)。

如图1的流程图所示，在项目100中，本文的方法通过确定一光刻光学对准测量系统的最小光学分辨率来增强标靶对比度。然后，在项目105中，通过设置低于光学对准测量系统的最小光学分辨率的至少一节距，该方法可建立一第一莫尔标靶的一第一节距，和一相邻莫尔标靶的一第二节距。然而，在项目105中，这些方法设置第一节距和第二节距之间的差值，以产生高于光学对准测量系统的最小光学分辨率的莫尔干涉图案(内核或暗条纹)。换言之，在项目105中，设置该节距使得光学对准测量系统无法检测单个莫尔标靶的线条(该莫尔标靶不可被光学解析)，但是能够检测莫尔干涉图案的内核的暗线/条纹。这些方法通过建立节距以在项目105的各莫尔标靶中产生一些最小数目(例如，至少5，至少10等)的平行标记，从而进一步增强标靶对比度。

这些方法通过设置相对于第二节距的第一节距以平衡项目105中的第一莫尔标靶反射和第二莫尔标靶反射的强度，从而额外增强对比度。在项目105中，当平衡反射强度时，这些方法基于莫尔标靶中的特征尺寸(例如，线条宽度、间隙宽度等)，以及基于所制造的集成电路设备的层的材料的透明度、厚度、表面纹理/反射率、几何形状等，来确定反射强度。

关于产生生成标靶性能指标的自参考、自校准标靶设计，在项目110中，本文的方法在一第一光掩模上建立第一莫尔标靶的第一位置和第二莫尔标靶(相邻标靶)的第二位置。第一莫尔标靶具有出现在一第一节距(例如，间隔、频率、出现次数等)的特征(由间隔隔离的平行线条)，以及第二莫尔标靶具有出现在一第二节距(其不同于第一节距)的相似特征。

在第一光掩模上的第一位置中的第一莫尔标靶与第二位置中的第二莫尔标靶相邻且对齐。具体而言，莫尔标靶为平行线条和在第一方向上延伸的线条之间的间隙。第一莫尔标靶和第二莫尔标靶在第一光掩模上可在第一方向上彼此紧邻。虽然第一和第二莫尔标靶具有不同的节距，但是它们彼此对齐，这意味着各莫尔标靶的重心(COG)位于同一线条(平行于第一方向)上。换句话说，第一莫尔标靶的正中心(例如一线条或一间隙)与第二莫尔标靶的正中心位于相同的线条(在第一方向上)上。

以相似的方法，在项目110中，本文的方法在一第二光掩模上建立一第三莫尔标靶的一第三位置以及一第四莫尔标靶的一第四位置。第二光掩模上的第三位置对应于第一光掩模上的第一位置，且第二光掩模上的第四位置对应于(相同于)第一光掩模上的第二位置。这使得第一和第三莫尔标靶成为第一对标靶，且第二和第四莫尔标靶组成紧邻的一第二对标靶，从而允许这些对的内核被光学地对比。

第三莫尔标靶具有与上述出现在第二节距处的特征相似的特征，且第四莫尔标靶具有与出现在第一节距处的特征相似的特征。在一些实现中，第一莫尔标靶和第四莫尔标靶可以是相同的，第二莫尔标靶和第三莫尔标靶可以是相同的。

第三莫尔标靶与第四莫尔标靶类似地紧邻；然而，与第一光掩模相比，除了具有不同的节距之外，第三莫尔标靶与第二光掩模上的第四莫尔标靶失准(相对偏移或偏置)。该偏置的距离位于垂直于第一方向的一第二方向上，且此偏置的距离允许由该些对的标靶所产生的内核是自参考且自校准的，并允许本文的方法生成一标靶性能指标。因此，这些对的标靶彼此直接相邻，且彼此对准(即使，在其中一对中，标靶本身故意失准)。

如本文所使用的，“直接相邻”的标靶为彼此间隔开(在平行于莫尔标靶中的线条和间隙的方向上)足够近的距离(即，例如，等于小于50倍、小于25倍、小于10倍等的莫尔标靶中的平行线条(或间隙)的宽度)，以允许光学比较，并可如间隙中的几个(例如，5个)一般紧密地间隔。因此，这些对的莫尔标靶在掩模上彼此紧密间隔以允许光学观测由各对莫尔标靶所产生的暗线(内核)是否由一自动光掩模对准系统所对齐。

第一莫尔标靶和第三莫尔标靶形成第一干涉图案(莫尔图案)。第二莫尔标靶和第四莫尔标靶也形成第二干涉图案(莫尔图案)。此外，第一干涉图案和第二干涉图案形成第一对共轭干涉图案。

此外，第一莫尔标靶、第二莫尔标靶、第三莫尔标靶，和第四莫尔标靶构成第一组标靶。此方法进一步在第一光掩模和第二光掩模上建立与第一组标靶相同、且相较于第一组标靶倒置的第二组标靶，以产生相较于第一对共轭干涉图案倒置的一第二对共轭干涉图案。该额外的第二组相同标靶包括与上述相同的第一至第四莫尔标靶。唯一不同之处在于第二组中的第一至第四莫尔标靶相较于第一组中的第一至第四莫尔标靶倒置。

因此，第一光掩模和第二光掩模是一光刻集成电路制造系统的元件。为了制造集成电路结构，在项目115中，本文的方法获得(制造或产生)其上具有第一莫尔标靶和第二莫尔标靶(两组标靶)的第一光掩模，并获得其上具有第三莫尔标靶和第四莫尔标靶(两组标靶)的第二光掩模。

然后，在项目120中，这些方法使用制造系统中的第一光掩模执行一第一暴露，作为在集成电路结构的一层上形成特征的工艺的一部分。第一曝光在与第一位置对应的集成电路结构的层的一位置中产生对应于第一莫尔标靶的第一标记，以及在与第二位置对应的集成电路结构的层的一位置中产生对应于第二莫尔标靶的第二标记。

类似的，在项目125中，这些方法使用制造系统中的第二光掩模执行与第一曝光位置对齐的集成电路结构的一第二曝光。此第二曝光可以用于同一层上的额外特征，于该层上形成有第一曝光的特征(当使用不同颜色掩模时)，或可用于被添加到第一层的顶部上的集成电路结构的一第二层上的特征，例如，一额外光阻，或额外功能层。

需注意，这些方法对于叠加测量应用以及扫描对准应用都是有用的。因此，本文所讨论的第三和第四标记可以是在形成的光阻或集成电路结构(其中，特征的对准在线条形成于结构中后被检查)上出现的实际标记，如果在项目125中形成实际结构；或者，如项目127所示，第三和第四标记可以是用于将第二光掩模与由第一曝光在集成电路结构上刚形成的线条对准的光投影(扫描对准)。需注意的是，如图1中虚线框和线条所示，如果工艺用于项目127中的扫描对准，则一旦在项目140中完成对准工艺之后，该处理工艺返回到项目125以形成实际结构(其然后可以实施项目130-140中的叠加测量应用)。

第二曝光在光阻的位置或对应于第三位置的集成电路结构中产生对应于第三莫尔标靶的第三标记，以及在光阻的位置或对应于第四位置(各组标靶)的集成电路结构中产生对应于第四莫尔标靶的第四标记。

第一标记和第三标记组合以形成具有由第一莫尔标靶和第三莫尔标靶的图案的一组合所产生的暗部和亮部的第一干涉图案。且第二标记和第四标记组合以形成具有由第二莫尔标靶和第四莫尔标靶的图案的一组合所产生的暗部和亮部的第二干涉图案。

当第一光掩模和第二光掩模对准相同的位置以用于曝光时，所建立的第一光掩模上的第一位置和第二位置以及第二光掩模上的第三位置和第四位置在项目110中被定位，以使第一干涉图案和第二干涉图案的所有暗部和亮部对准。此允许这些方法使用具有足够分辨率以检测莫尔干涉图案的那些暗部和亮部的一光学对准测量系统，以基于项目130中第一干涉图案和第二干涉图案(内核)的暗部和亮部对齐的紧密程度，确定干扰图案的失准量。因此，在项目130中，当第二光掩模中的图案位于集成电路层的上方时，这些方法确定在两对共轭干涉图案中的第一干涉图案和第二干涉图案的相对暗区和相对亮区的干涉图案失准。

假设没有由制造系统产生的失真，节距的差值会导致第一和第二干涉图案的预期放大率。然而，失真可能存在，因此，如项目135所示，这些方法计算(干涉图案失准对标靶失准的)校准放大系数，以作为干涉图案对中的相对暗区和相对亮区失准差值相对于两倍该偏置距离的比率。

因此，这种工艺首先计算自校准放大系数作为干涉图案对中的内核的失准差值相对于项目135中的两倍偏置距离的比率。此外，本文的方法可跟踪一给定系统的校准系数和失准量，以产生项目137中的特定标靶和/或系统的性能指标。换言之，在项目137中，可随着时间跟踪各种单个掩模，各种掩模组，各种掩模类型等的校准系数，以及产生或使用掩模的不同系统(铸造厂、掩模厂等)，以便对这些掩模或系统进行评级，并确定这些掩模或系统如何执行处理的。换言之，在项目137中生成的性能指标显示了掩模或系统与预期放大率(其未失真)有多接近。

然后，此工艺使用来自项目135的自校准放大系数来计算实际标靶叠加移位(掩模失准)，其等于顶层与底层之间的COG移位，除以自校准放大系数。因此，在项目140中，本文的方法将干涉图案失准除以放大系数，以产生一自参考且自校准的标靶失准量，然后予以输出。因此，在项目140中，标靶在被显影的抗阻层和底层上的叠加移位会反馈给扫描器，以提供叠加偏移内联(inline)。

图2至图10说明了上述使用一些莫尔标靶的实施例。更具体而言，图2示出一第一掩模200的一部分，具有一第一莫尔标靶212的一第一位置204以及一第二莫尔标靶214的一第二位置206。图3示出第一位置204中的第一莫尔标靶212和第二位置206中的第二莫尔标靶214。图3还示出具有在第一节距处(例如，间隔、频率、事件(occurrence)等)出现的特征(例如平行线)的第一莫尔标靶212，和具有在第二节距(其不同于第一节距)处出现的相似特征的第二莫尔标靶214。

如图2和图3所示，第一光掩模200上的第一位置204中的第一莫尔标靶212与第二位置206中的第二莫尔标靶214相邻并对齐。具体而言，如图3所示，莫尔标靶为沿某一方向(例如第一方向)延伸的线条之间的平行线或间隙。第一和第二莫尔标靶212,214彼此紧邻(在第一方向上)。而且，虽然第一莫尔标靶和第二莫尔标靶212和214具有不同的节距，但是它们是对齐的，这意味着每个莫尔标靶的重心(COG)位于同一条线(平行于第一方向)上。重心是一标靶的正中点(中线)的位置。换言之，第一莫尔标靶212的中心与第二莫尔标靶214的中心位于同一条线上(在第一方向上)。

以类似的方式，如图4所示，本文的方法在一第二光掩模202上建立一第三莫尔标靶216的一第三位置208和一第四莫尔标靶218的一第四位置210。图5示出了第三位置208中的第三莫尔标靶216和第四位置210中的第四莫尔标靶218。图5还示出了具有如上所述的出现于第二节距处的特征的第三莫尔标靶216，和具有出现于第一节距处的类似特征的第四莫尔标靶218。在一些实施例中，第一莫尔标靶212和第四莫尔标靶218可以是相同的，且第二莫尔标靶214和第三莫尔标靶216可以是相同的。第一莫尔标靶和第三莫尔标靶212和216构成第一对标靶，第二莫尔标靶和第四莫尔标靶214和218构成第二对标靶。

第三莫尔标靶216类似地紧邻于第四莫尔标靶218；然而，与第一光掩模200相比，除了具有不同节距之外，第二光掩模202上的第三莫尔标靶216不与第四莫尔标靶218对齐(相对于第四莫尔标靶218偏移或偏置)。换句话说，第三和第四莫尔标靶216和218的重心不在同一条线上(如图5所示)。如图5所示，该偏置的距离d位于垂直于第一方向的第二方向上，且该偏置距离允许一对干涉图案自参考且自校准，并且允许本文的方法生成一标靶形成指标。

如上所述，本文的方法通过确定一光刻光学对准测量系统的最小光学分辨率来增强标靶对比度。然而，该方法通过设定将此解决中的至少一者设置为低于该光学对准测量系统的最小光学分辨率，来建立每对莫尔标靶的节距。然而，这些方法设置了节距之间的差值，以产生高于光学对准测量系统的最小光学分辨率的莫尔干涉图案。换言之，光学对准测量系统不能检测单个莫尔标靶的线条，但是能够检测构成该内核的亮图案和暗图案。这些方法还通过建立节距以于各莫尔标靶中建立至少五个平行标记以增强标靶对比度。

这些方法通过设置相对于每对莫尔标靶的第二节距的第一节距以平衡标靶的反射强度，来提供额外的增强对比度。当平衡反射强度时，这些方法基于莫尔标靶中的特征尺寸(例如，线宽、间隙宽度等)以及基于所产生的集成电路设备的层的材料的透明度、厚度、表面纹理/反射率、几何形状等来确定反射强度。

需注意的是，这些方法对于一叠加测量应用以及一扫描对准应用都是有用的。因此，本文所讨论的第三标记和第四标记可以是出现在集成电路结构上的实际标记(其中，特征的对齐在它们形成于结构中之后被检查)；或者，第三和第四标记可以是用于将第二光掩模202与先前通过第一曝光所生成的衬底中的标记对齐的光投影。

因此，第一位置204和第三位置208在第一和第二掩模200和202上是相同的位置。然而，第二位置206和第四位置210在第一和第二掩模200和202上是不同的位置。具体而言，第二位置206从第四位置210偏移距离d。

图6示出了已经由在相同位置对准的第一和第二掩模200和202图案化的一衬底220。如图6所示，第一标记(对应于与第一位置204对应的一位置中的第一莫尔标靶212)和第三标记(对应于与第三位置208对应的一位置中的第三莫尔标靶216)组合以形成具有由第一莫尔标靶212和第三莫尔标靶216的图案的一组合所产生的暗部和亮部(莫尔干涉图案)的第一干涉图案222。同样的，第二标记(对应于与第二位置206对应的一位置中的第二莫尔标靶214)和第四标记(对应于与第四位置210对应的一位置中的第四莫尔标靶218)组合以形成具有由第二莫尔标靶214和第四莫尔标靶218的图案的一组合所产生的莫尔干涉图案的暗部和亮部的第二干涉图案222。

需注意，这些方法对于一叠加测量应用以及一扫描对齐应用都是有用的。因此，上述所讨论的第三和第四标记可以是出现的集成电路结构的一层或光阻上的实际标记(其中，特征的对齐在它们形成于一层中之后被检查)；或者，第三和第四标记可以是用于将第二光掩模202与先前所形成的第一和第二标记对齐的光投影。

图6中的项目226是干涉图案的暗部的“内核”。因此，第一光掩模200上的第一位置204和第二位置206，以及第二光掩模202上的第三位置208和第四位置210被定位成当第一光掩模200和第二光掩模202对齐时，使得由第一干涉图案和第二干涉图案所产生的暗图案和亮图案对齐。

然而，如图6中的第一和第二干涉图案222和224中围绕相对内核226的虚框228所示，内核226未对齐(表示图6的内核226部分的虚框228未对齐)。此允许这些方法使用具有足够分辨率来检测那些暗核和亮核226的一光学对准测量系统，并基于干涉图案222,224的暗核和亮核226的对准有多近来确定干涉图案的失准量。此外，这些方法计算干涉图案222,224的一放大系数，然后将干涉图案失准除以该放大系数以产生一标靶失准量。

如上所述，第一位置204和第三位置208是第一和第二掩模200和202上的相同位置。然而，第二位置206从第四位置210位移距离d。标靶的这种布置使得叠加内核在与叠加失准相反的方向上移位，导致放大系数扩大两倍，这是由于每对干涉图案的内核的暗部之间的差值是单个干涉图案的放大系数的两倍。换言之，当存在掩模失准时，由于相邻干涉图案的暗部在相反的方向上移动，所以暗部为各独立暗部与一非移动参考点的距离的两倍，与测量一个干涉图案相对于该非移动参考点的距离相比，其将放大系数扩大了两倍。

例如，如图7所示，其中，“第一内核恢复”显示了第一莫尔标靶212和第三莫尔标靶216的线对齐的位置，如果第一和第二掩模200和202已经正确对齐，则这不是正确的位置。为了确定对准，本文的方法和系统计算干涉图案的一放大系数，然后将干涉图案失准除以该放大系数以产生一标靶失准量。图7用于说明放大系数的计算方面。

图7中的扩展部分示出了第一莫尔标靶212的线(d₂)的宽度以及间距或节距(p₂)；以及第三莫尔标靶216的线(d₁)的宽度以及间距或节距(p₁)。此外，图7中的第一和第三莫尔标靶212和216的内核移位显示为x_o,x_o1,等。

为了计算放大系数，参考图7，在p₁>p₂的情况下，将内核放大系数(f)设置在第一节距，x_o1＝(p₂+x₀-p₁)；Δx₀＝x₀-x₀₁＝p₁-p₂。因此，为了恢复到0内核偏移，p₁光栅移位的数量等于x₀/Δx₀＝x₀/(p₁-p₂)。针对x₀*p₁/(p₁-p₂)而言，最大的莫尔密度移位到x₀方向。

因此，叠加内核移位OVL(x₀)通过下列公式来计算：

OVL(x₀)＝x₀*p₁/(p₁-p₂) (1)。

其通过下列公式关联OVL和莫尔节距p_Moiré。：OVL(x₀)＝x₀*p_Moiré/p₂ (2)。

因此，本申请将放大系数定义为：f＝p₁/(p₁-p₂) (3)。

在一实施例中，p₁可以是200，p₂可以是190。使用公式(3)，其变成f＝200/(200-190)＝20。因此，于本实施例中，预期的放大系数是20，这意味着干涉图案中的内核的失准将是掩模失准的20倍，没有失真。此允许预期的掩模失准系数基于标靶的设计(标靶的节距)，而不是基于任何测量的观测。然而，放大系数被校准到观测失准，如下面所讨论的。

在p₁<p₂的共轭情况下，放大系数公式(3)仍然有效，其结果为一负号。这导致了叠加内核朝与叠加失准相反的方向移位，导致放大系数放大两倍，这是由于每对干涉图案的内核的暗部之间的差值是单独的干涉图案的放大系数的两倍。换言之，当存在掩模失准时，因为相邻干涉图案的暗部在相反的方向上移动，所以暗部是各独立暗部与一非移动参考点的距离的两倍，与测量一个干涉图案相对于被移动参考点的距离相比，其将放大系数放大了两倍。

因此，自参考莫尔OVL利用了共轭节距配置(p₁>p₂,p₁<p₂)的内核放大效应和反符号效应，避免了参考点或标记的使用，并使放大系数加倍。因此，本文的方法和系统被用于自参考且自对准的叠加内核，其与对准于一非移动参考点的一单莫尔图案相比，将放大系数放大了两倍。

具体而言，对于其中p_a>p_b的共轭节距设置(p_a,p_b)，标靶设计是标靶1：p₁＝p_a；p₂＝p_b，标靶2：p₁＝p_a；p₂＝p_b。这些标靶的内核放大系数为：

标靶1:

标靶2:

自参考内核移位显示为：

OVL(x₀)_SA＝OVL(x₀)₁-OVL(x₀)₂ (5)

连同(1),(4),和(5)

因此，自参考内核放大系数(f_SR)可表示为：

第一莫尔标靶和第三莫尔标靶形成第一干涉图案。第二莫尔标靶和第四莫尔标靶也形成第二干涉图案。此外，第一干涉图案和第二干涉图案形成一第一对共轭干涉图案。

第一莫尔标靶，第二莫尔标靶，第三莫尔标靶，和第四莫尔标靶构成第一组标靶。这样的方法进一步在第一光掩模和第二光掩模上建立一第二组标靶，该第二组标靶与第一组标靶相同，但相较于第一组标靶倒置，以产生相较于第一对共轭干涉图案倒置的一第二对共轭干涉图案。

图8和图9说明了这种结构、这些附图中显示了第一和第二掩模200和202可以包括除上述的第一组莫尔标靶之外的位于不同方向(例如，倒置、垂直、倒置且垂直等，如图3和图5所示的)上的第一至第四莫尔标靶212,214,216,218的附加组。特别是图8和图9显示了位于两个掩模上的四组四个标靶，其中的两组垂直于另外两组，且其中平行的各组彼此倒置。

图10说明了可以从图8和图9所示的掩模所产生的掩模的叠加所生成的各种内核。对于放大倍率校准，于本实施例中，有第一组四标靶(或内核对(内核A和内核B))以及一相应的相同的但倒置的第二组四标靶(或内核对(内核A’和内核B‘’))显示于图10中。具体而言，于本实施例中，如果内核A和B具有偏置d，则内核A和内核B具有偏置-d，这是因为内核A’和内核B’相较于内核A和内核B倒置。因此，当失准量(实际OV移位)为OV时，A和B之间的内核移位是A-B＝(d+OV)*f_SC。同样地，A'和B'之间的内核移位是A'-B'＝(-d+OV)*f_SC。因此，SC放大系数是通过(A-B)和(A'-B')之间的内核移位偏移来计算的，即

且实际OV可以计算为：

换言之，预期的放大系数是由标靶的设计，并基于叠加标靶的设计节距之间的差值来计算的。然而，由于光刻系统引起的失真，使得实际的放大系数会有所不同。本文的方法和系统不是使用耗时的SEM来测量实际放大率，而是基于相对倒置的干涉图案对(第一对，内核A和内核B，第二对：内核A'和内核B')的差值来计算实际放大率。

如以上计算所示，该处理工艺首先发现自校准放大系数(f_SC)，作为干涉图案对((A-B)小于(A'-B'))中的内核的失准差值相对于两倍偏置距离(2d)的比率。然后，该处理工艺使用自校准放大系数(f_SC)来计算实际OV移位(实际掩模失准)，如上所示，其等于顶层和底层之间的平均COG移位((A+A')/2-(B+B')/2)除以自校准放大系数(f_SC)。因此，自校准(SC)和自参考(SR)工艺被集成在一个操作中予以计算，而不会牺牲标靶空间或测量吞吐量。

由于第一和第三标靶212和216的节距差值，第二和第四标靶214和218的节距差值，干涉图案被计算用以产生标靶中的线对齐的预期放大。因此，除了自参考之外，本文的方法和系统还是自校准的。集成于SR莫尔OVL中的校准将晶片/掩模上单个标记的放大系数予以校准。此处理检测出相对于设计理论(无失真/无放大)值的放大系数的偏差。这种偏差可能由标记损害等所造成。该自校准放大系数(f_SC)被反馈给测量结果以使用实际OVL移位＝莫尔OVL/f_SC来校准实际OVL移位。

校准系数与理论值的偏差有多远是标记质量和测量质量的一关键性性能指标(KPI)，如下所示：

因此，当第二光掩模中的图案位于集成电路层上方时，该处理工艺确定两对共轭干涉图案中的第一干涉图案和第二干涉图案中相对暗区和相对亮区的干涉图案失准。因此，一放大系数(干涉图案失准对标靶失准的放大系数)被计算为干涉图案对中相对暗区和相对亮区的失准差值相对于两倍该偏置距离的比率。然而，本文的处理工艺将干涉图案失准除以放大系数以产生一自参考且自校准的标靶失准量，并予以输出。

因为本文的方法和系统利用太细而无法由光学系统所识别的莫尔标靶中的线条，但是使用可以识别莫尔干涉图案的光学系统来提供一自参考、自校准的失准量，所以本文的方法和系统无需使用较慢的吞吐量系统(如扫描电子显微镜)进行对准。因此，本文的方法和系统无需使用OVL最终校准的SEMOVL。尤其是上述的SR莫尔OVL提供了与SEMOVL相当的精确度和准确度，这允许了在制程中移除作为OVL最终校准的SEMOVL。

此外，本文的方法和系统减少了OVL的不准确性，因为在莫尔OVL中没有放大OV不准确系数(例如光栅不对称)，并且利用本文的方法和系统降低了1/放大倍数的一系数。此外，利用本文的方法和系统，自校准提供了标记/测量质量的一良好的KPI，而不牺牲吞吐量。本文的集成自校准处理计算了独立晶片上的每个标记的放大系数。与设计的放大系数的偏差用于作为标记质量的一关键性性能指标。此外，方法和系统提供标靶尺寸的收缩。本文的方法和系统所提供的莫尔标靶的高精确度和高精准度允许减小这种莫尔标靶的尺寸。

此外，本文的方法和系统最小化了成像工具的要求。在上述莫尔OVL处理中，内核CD、节距和内核放大系数可通过改变顶部和底部光栅来调整。图像分辨率不需要直接捕捉叠加失准，通过调整放大系数，纳米级叠加偏移可以放大一个数量级以上。放大效应大大降低了对光学缩略图和成像分辨率的要求。因此，当前最先进的IBO系统可以完全支持上述莫尔OVL工艺处理。这使得当前AIM叠加可以很容易在上述的SR莫尔OVL处理工艺中予以实现。

此外，本文的方法和系统对于处理变化更为稳定。通过上面所展示的莫尔OVL处理工艺，内核CD和节距由图案密度变化来定义。工艺变化改变了光栅的对比度，然而，莫尔节距的图案密度受对比度的影响较小，这允许了更多的稳定性。

本文的各种系统可以包括(但不限于)处理器320；一制造系统310以及通过计算机化网络322连接到处理器320的一光学对准测量系统314。处理器320特别适用于或者能够在一第一光掩模上建立一第一莫尔标靶的一第一位置，使得第一莫尔标靶具有存在于一第一节距处的特征。处理器320还特别适用于(或者能够)在第一光掩模上建立一第二莫尔标靶的一第二位置，使得第二莫尔标靶具有存在于与第一节距不同的一第二节距处的特征，且使得第一光掩模上的第一莫尔标靶与第二莫尔标靶相邻且对齐。

处理器320同样特别适用于(或者能够)在一第二光掩模上建立一第三莫尔标靶的一第三位置，使得第三莫尔标靶具有存在于第二节距处的特征。处理器320还特别适合于(或者能够)在第二光掩模上建立一第四莫尔标靶的一第四位置，使得第四莫尔标靶具有存在于第一节距处的特征，并使得第二光掩模上的第三莫尔标靶与第四莫尔标靶相邻但未对齐。

第一干涉图案和第二干涉图案形成一第一对共轭干涉图案。处理器320特别适用于(或者能够)在第一光掩模和第二光掩模上建立附加相同标靶，以产生相较于第一对共轭干涉图案倒置的一第二对共轭干涉图案。

移动到制造系统310，具有一掩模生产单元302的一掩模腔300(或类似物)被包含在用于本发明目的这样的一系统中，并特别适合于(或者能够)生产具有第一莫尔标靶和第二莫尔标靶于其上的第一光掩模。制造系统310同样特别适合于(或者能够)生产具有第三莫尔标靶和第四莫尔标靶于其上的第二光掩模。

此外，制造系统310包括具有用于本文目的的一光刻曝光单元312的一制造设备(晶片制造厂或类似的)，其特征适合于(或者能够)使用制造系统310中的第一光掩模来曝光一集成电路结构的第一曝光，使得第一曝光产生与对应于第一位置的一位置中的第一莫尔标靶相对应的第一标记，以及与对应于第二位置的一位置中的第二莫尔标靶相对应的第二标记。制造系统310同样特别适合于(或者能够)曝光/形成集成电路结构的第二曝光，其与使用制造系统310中的第二光掩模的第一曝光的位置对齐，使得第二曝光产生与对应于第三位置的一位置中的第三莫尔标靶相对应的第三标记，和与对应于第四位置的一位置中的第四莫尔标靶相对应的第四标记。

如上所述，第一标记和第三标记组合以形成具有由第一莫尔标靶和第三莫尔标靶的图案的一组合所产生的莫尔干涉图案的暗部和亮部的第一干涉图案，且其中，第二标记和第四标记组合以形成具有由第二莫尔标靶和第四莫尔标靶的图案的一组合所产生的莫尔干涉图案的暗部和亮部的第二干涉图案。

处理器320还特别适用于(或者能够)通过将第一节距和第二节距设置为低于最小光学分辨率，来建立第一节距和第二节距，设置第一节距和第二节距之间的一差值以产生高于最小光学分辨率的第一干涉图案和第二干涉图案，以及相对于第二节距来设置第一节距以平衡第一莫尔标靶反射和第二莫尔标靶反射的强度。具体而言，处理器320通过设置第一节距和第二节距，以于各第一莫尔标靶、第二莫尔标靶、第三莫尔标靶、第四莫尔标靶中产生至少五个平行标记，来建立第一节距和第二节距。此外，处理器320基于第一莫尔标靶、第二莫尔标靶、第三莫尔标靶和第四莫尔标靶中的特征尺寸来确定反射强度，以及基于第一曝光和第二曝光的材料的透明特性和几何形状，来相对于第二节距设置第一节距，以平衡反射强度。

当制造系统310中使用的第一光掩模和第二光掩模对齐时，第一光掩模上的第一位置和第二位置以及第二光掩模上的第三位置和第四位置被定位成与第一干涉图案和第二干涉图案的所有暗部和亮部对准。

当第二光掩模中的图案位于集成电路层上方时，光学对准测量系统314特别适用于(或者能够)确定两对共轭干涉图案中的第一干涉图案和第二干涉图案的相对暗区和相对亮区的干涉图案失准。同样的，处理器320特别适用于计算干涉图案失准至标靶失准的一放大系数，作为干涉图案对中的相对暗区和相对亮区的失准差值相对于两倍偏置距离的比率。同样的，处理器320还特别适用于(或者能够)将干涉图案失准除以放大系数，以产生并输出一自参考且自校准标靶失准量。

当图案化本文的任何材料时，可以以任何已知的方法生长或沉积将被图案化的材料，并且一图案化层(例如一有机光阻)可形成在材料的上方。图案化层(抗蚀剂)可以暴露于以一光曝光图案提供的某些光辐射图案(例如，图案化曝光、激光曝光等)中，然后使用一化学试剂显影抗蚀剂。此工艺改变了暴露于光的抗蚀剂部分的物理特性。然后，可以冲洗掉抗蚀剂的一部分，留下抗蚀剂的另一部分来保护将被图案化的材料(抗蚀剂的哪一部分被洗掉取决于抗蚀剂是否是负抗蚀剂(保持照亮部分)或正抗蚀剂(洗掉照亮部分))。然后执行一材料移除工艺(例如，湿蚀刻、各向异性蚀刻(定向蚀刻orientation dependentetching)，等离子蚀刻(反应离子蚀刻(RIE)等))，以移除位于待图案化的抗蚀剂下方的材料的未保护部分。随后移除抗蚀剂以留下根据光曝光图案而图案化的底层材料。(或其负像)

虽然附图中仅示出了一个或者有限数量的掩模，但是本领域普通技术人员将理解，许多不同类型的掩模可以与本文的实施例同时形成，并且附图旨在显示多个不同类型的掩模的同时形成。然而，为了清楚起见，附图被简化为仅显示有限数量的掩模，以允许读者更容易地识别图示中的不同特征。其并不打算限制本公开，因为如本领域普通技术人员所理解的，本申请适用于包括附图中所示的各种类型的掩模的结构。

附图中的流程图和框图说明了根据各种实施例的装置和方法所可能实现的架构、功能和操作。在这方面，流程图或框图中的每个块可以表示模块、段或部分指令，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代的实施例中，块中所指出的功能可能发生在图中所指出的顺序中。例如，以连续方式显示的两个块实际上可以基本同时执行，或有时会以相反的顺序执行，这取决于所涉及的功能。还应注意的是，方块图中的每个块和/或流程图，以及方块图中的块和/或流程图的组合，可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的基于专用硬件的系统来实现。

本文中使用的术语仅用于描述特定实施例，并不旨在限制前述。如本文中所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”也包括复数形式。此外，如本文所使用的，诸如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“上”、“下”、“下方”、“底部”、“底层”、“上方”、“上层”、“平行”、“垂直”等术语意在描述相对位置，如它们在附图中所定向和示意的(除非另有指示)，且注入“接触”、“直接接触”、“邻接”、“直接相邻”、“紧邻”等术语意在指示至少一个元件物理上接触另一个元件(没有其他元件隔开上述元件)。本文所使用的术语“横向”用于描述元件的相对位置，更具体而言，用于指示一个元件位于另一元件的侧面，而不是位于另一元件的上方或下方，正如在附图中被定向和示出的。例如，横向相邻于另一个元件的一个元件将位于另一个元件的旁边，横向直接相邻于另一个元件的一元件将直接位于另一个元件的旁边，并且横向包围另一个元件的一元件将与另一元件的外侧壁相邻并与其接界。

本文的实施例可以用于各种电子应用，包括但不限于高级传感器、存储器/数据存储、半导体、微处理器和其他应用。由此产生的设备和结构，例如集成电路(IC)芯片，可以由制造者以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)、裸芯片或封装形式予以分布。在后一种情况下，芯片被安装在单个芯片封装(例如塑料载体，具有附接至主板或其他更高级载体上的引线)或多芯片封装(例如具有表面互连或埋置互连或二者兼有的陶瓷载体)中。在任何情况下，该芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其他低端应用到具有显示器、键盘或其他输入设备和中央处理器的高级计算机产品。

以下权利要求中的所有手段或步骤加功能元件的对应结构、材料、动作和等同物，旨在包括任何结构、材料或动作，用于与具体要求保护的其他要求保护的元件组合执行功能。本实施例的描述是为了说明和描述的目的而提出的，但并非旨在穷举或限制于所公开的形式的实施例。在不背离本文实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员来说将是显而易见的。选择和描述这些实施例是为了最好地解释这些原理和实际应用，并使本领域普通技术人员能够理解具有适合于所设想的特定用途的各种修改的各种实施例。

虽然仅结合有限数量的实施例详细描述了上述内容，但是应该容易理解，这里的实施例不限于这种公开。相反，可以修改本文中的元件，以包含任何数量的变化、更改、替换或等同布置，这些变化迄今没有描述，但与本文的精神和范围相称。另外，虽然已经描述了各种实施例，但是应当理解，本文中的各个方面可以仅由所描述的一些实施例包含。因此，下面的权利要求不被上述的描述所限制。除非特别说明，否则对单数元件的引用并不意指“一个且只有一个”，而是“一个或多个”。对于本领域普通技术人员而言，与贯穿本公开描述的各个实施例的元件已知的或将来知道的所有结构和功能等效物通过引用明确地并入本文，并且旨在被本公开所涵盖。因此，应当理解，可以在所公开的特定实施例中进行改变，这些特定实施例属于如所附权利要求所概述的范围。