阅读说明：本技术 半导体集成电路以及电源系统 (Semiconductor integrated circuit and power supply system ) 是由 小井手尚隆 于 2019-07-31 设计创作，主要内容包括：本实施方式涉及半导体集成电路以及电源系统。根据实施方式,提供具有第一开关晶体管、第一参考晶体管、差动放大电路以及电流源的半导体集成电路。第一开关晶体管电连接在电源侧的第一节点与输出侧的第二节点之间。第一参考晶体管电连接在第一节点与第三节点之间。差动放大电路的第一输入端子电连接于第二节点,第二输入端子电连接于第三节点,输出端子电连接于第一开关晶体管的栅极与第一参考晶体管的栅极。电流源电连接在所述第三节点与基准电位之间。第一参考晶体管的尺寸比第一开关晶体管的尺寸小。(The present embodiment relates to a semiconductor integrated circuit and a power supply system. According to an embodiment, a semiconductor integrated circuit having a first switching transistor, a first reference transistor, a differential amplification circuit, and a current source is provided. The first switching transistor is electrically connected between a first node on the power supply side and a second node on the output side. The first reference transistor is electrically connected between the first node and a third node. The differential amplifier circuit has a first input terminal electrically connected to the second node, a second input terminal electrically connected to the third node, and an output terminal electrically connected to the gate of the first switching transistor and the gate of the first reference transistor. A current source is electrically connected between the third node and a reference potential. The size of the first reference transistor is smaller than the size of the first switching transistor.)

半导体集成电路以及电源系统

相关申请

本申请享受2019年3月14日申请的日本专利申请号2019－47704的优先权的利益，在本申请中引用该日本专利申请的全部内容。

技术领域

本实施方式涉及半导体集成电路以及电源系统。

背景技术

在具有设于电源侧与输出侧之间的开关晶体管的半导体集成电路中，该开关晶体管接通而使电源侧以及输出侧之间导通。此时，期望的是，适当地控制通过开关晶体管向输出侧流出的电流。

发明内容

一个实施方式提供能够适当地控制通过开关晶体管向输出侧流出的电流的半导体集成电路以及电源系统。

根据本实施方式，提供具有第一开关晶体管、第一参考晶体管、差动放大电路以及电流源的半导体集成电路。第一开关晶体管电连接在电源侧的第一节点与输出侧的第二节点之间。第一参考晶体管电连接于第一节点与第三节点之间。差动放大电路的第一输入端子电连接于第二节点，第二输入端子电连接于第三节点，输出端子电连接于第一开关晶体管的栅极与第一参考晶体管的栅极。电流源电连接在所述第三节点与基准电位之间。所述第一参考晶体管的尺寸比第一开关晶体管的尺寸小。

附图说明

图1是表示实施方式的半导体集成电路的构成的电路图。

图2是表示实施方式的第一变形例的半导体集成电路的构成的电路图。

图3是表示实施方式的第二变形例的半导体集成电路的构成的电路图。

图4是表示实施方式的第三变形例的半导体集成电路的构成的电路图。

图5是表示实施方式的第四变形例的半导体集成电路的构成的电路图。

图6是表示应用了实施方式以及其变形例的半导体集成电路的电源系统的构成的图。

具体实施方式

以下，参照添附的附图详细地说明实施方式的半导体集成电路以及电源系统。另外，并非用该实施方式限定本发明。

(实施方式)

实施方式的半导体集成电路电连接在输入端子与输出端子之间，具有控制从输入端子向输出端子流出的电流的过电流保护功能。半导体集成电路1可以如图1所示那样构成。图1是表示半导体集成电路1的构成的电路图。

半导体集成电路1具有输入端子TMin与输出端子TMout，设有从输入端子TMin至输出端子TMout的主电流路径CPmain和从主电流路径CPmain上的节点N1至接地电位AGND的参考电流路径CPref。输入端子TMin被供给输入电压VIN，半导体集成电路1相应地从输入端子TMin向输出端子TMout流过电流，从输出端子TMout输出输出电压VOUT。

例如在输入端子连接TMin的电源(电池)、输出端子Tout连接负载电路的情况下，半导体集成电路1能够作为防止过电流从电源流向负载电路的Load SW、E－Fuse IC等发挥功能。

此时，半导体集成电路1通过主电流路径CPmain进行过电流的判定，并通过参考电流路径CPref进行与该判定相应的电流控制的判定。

即，与主电流路径CPmain相比，增大参考电流路径CPref的电阻。例如，构成为参考电流路径CPref中的节点N1与节点N3之间的电阻R_N1＿N3为主电流路径CPmain中的节点N1与节点N2之间的电阻R_N1＿N2的N倍(N是2以上的整数)。节点N3是节点N1与接地端子TMgnd之间的节点。接地端子TMgnd具有接地电位AGND。节点N2是节点N1与输出端子TMout之间的节点。

由此，当由于负载变动等导致过电流从输入端子TMin流入输出端子TMout时，检测出节点N2的电位降低，从而能够判定过电流。

半导体集成电路1具有开关晶体管SNT1、参考晶体管RNT1、差动放大电路11、以及电流源CS。开关晶体管SNT1配置在主电流路径CPmain上。开关晶体管SNT1通过接通而使输入端子TMin与输出端子TMout之间导通。差动放大电路11的反相输入端子11a电连接于节点N3，非反相输入端子11b电连接于节点N2，输出端子11c电连接于节点Ng。节点Ng电连接于开关晶体管SNT1的栅极。电流源CS配置在参考电流路径CPref上。电流源CS使与希望在主电流路径Cpmain中检测出的目标电流It相应的参考电流Iref流过参考电流路径CPref。电流源CS例如使如下的数学式1所示的参考电流Iref流过参考电流路径CPref。

Iref＝It/N···数学式1

由此，只要节点N1以及节点N3之间的电阻R_N1＿N3是节点N1以及节点N2之间的电阻R_N1＿N2的N倍，则节点N3的电位与和目标电流It对应的节点N2的目标电位大致相等。即，差动放大电路11控制开关晶体管SNT1的栅极电压，以使节点N2的电位与节点N3的电位成为等电位，因此将流过主电流路径CPmain的电流控制为与目标电流It大致相等。即，在过电流从输入端子TMin流入节点N1时，过电流保护动作起作用。即，在节点N2的电位降低时，差动放大电路11减小开关晶体管SNT1的栅极电压，使电流难以流过主电流路径CPmain，限制过电流从输入端子TMin流向输出端子TMout。

此时，若通过多晶硅等电阻元件来实现电阻R_N1＿N3，通过节点N1以及开关晶体管SNT1间的布线电阻来实现电阻R_N1＿N2，则电阻R_N1＿N2相对于电阻R_N1＿N3的比率容易从N倍偏离。若电阻R_N1＿N2相对于电阻R_N1＿N3的比率从N倍偏离，则过电流的判定精度产生偏差，难以进行适当的过电流保护动作。

例如若电阻R_N1＿N3相对于电阻R_N1＿N2的比率向比N倍小的一方偏离，则过电流保护动作变得容易起作用，因此有可能无法使开关晶体管SNT1所需的电流在主电流路径CPmain上流过。或者，若电阻R_N1＿N3相对于电阻R_N1＿N2的比率向比N倍大的一方偏离，则过电流保护动作变得难以起作用，因此过电流流过开关晶体管SNT1，开关晶体管SNT1有可能损坏，连接于输出端子Tout的电路(例如负载电路)有可能损坏。

与此相对，如果在制造工序中进行微调(日文：トリミング)而实现过电流的判定精度的高精度化，则作为微调元件，设置多个电阻元件，半导体集成电路1的面积增大，成本可能增大。因此，期望在没有微调元件的情况下高精度地判定过电流。

另外，如果通过节点N1以及开关晶体管SNT1间的布线电阻来实现电阻R_N1＿N2，则通过节点N1以及节点N2间的布线中的通孔的配置偏移等，产生容易集中电场的位置，也有可能容易发生因电迁移引起的断线等不良情况。

因此，在本实施方式中，在半导体集成电路1中，通过在参考电流路径CPref中设置比开关晶体管SNT1的尺寸(dimension)小(例如具有1/N倍的尺寸)的参考晶体管RNT1，从而实现过电流的判定精度的高精度化。

具体而言，开关晶体管SNT1配置于主电流路径CPmain中的节点N1与节点N2之间。开关晶体管SNT1的漏极电连接于节点N1，源极电连接于节点N2，栅极电连接于节点Ng。

参考晶体管RNT1配置于参考电流路径CPref中的节点N1与节点N3之间。参考晶体管RNT1的漏极电连接于节点N1，源极电连接于节点N3，栅极电连接于节点Ng。

参考晶体管RNT1的尺寸比开关晶体管SNT1的尺寸小。例如参考晶体管RNT1的尺寸构成为开关晶体管SNT1的尺寸的1/N倍。在将参考晶体管RNT1的沟道宽度设为Wr1、将沟道长度设为Lr1、将开关晶体管SNT1的沟道宽度设为Ws1、将沟道长度设为Ls1时，也可以以下面的数学式2～数学式4中的任意一个成立的方式构成参考晶体管RNT1以及开关晶体管SNT1。

Wr1≈(1/N)×Ws1，Lr1≈Ls1···数学式2

Lr1≈N×Ls1，Wr1≈Ws1···数学式3

Wr1/Lr1≈(1/N)×(Ws1/Ls1)···数学式4

在该构成中，由于参考晶体管RNT1与开关晶体管SNT1的栅极与漏极分别为相同电位，因此如果比较源极电压，则能够高精度地进行电流判定。另外，与目标电流It相应的参考电流Iref(参照数学式1)能够由参考晶体管RNT1与开关晶体管SNT1的尺寸比(即，1/N)决定，因此能够减少其偏差。由此，不需要微调电路。另外，如果在参考电流Iref中使用温度变动少的电流，则能够减少过电流判定的温度变动。另外，由于实质上是参考晶体管RNT1以及开关晶体管SNT1中的栅极·源极间电压VGS的比较，因此不易受到输入电压VIN变动的影响。

如以上那样，在实施方式中，在半导体集成电路1中，在参考电流路径CPref设置参考晶体管RNT1，使参考晶体管RNT1的尺寸小于开关晶体管SNT1的尺寸(例如为1/N倍)。由此，能够容易地使过电流的判定精度高精度化，能够进行适当的过电流保护动作。即，在半导体集成电路1中，能够适当地控制通过开关晶体管SNT1向输出侧流出的电流。

另外，如图2所示，在半导体集成电路1i中，也可以进行低功耗化的设计。图2是表示实施方式的第一变形例的半导体集成电路1i的构成的电路图。在半导体集成电路1i中，在参考电流路径CPref中的节点N1与节点N3之间配置m级(m是任意的2以上的整数)的参考晶体管RNT1－1～RNT1－m。各参考晶体管RNT1－1～RNT1－m的尺寸与实施方式中的参考晶体管RNT1的尺寸相同。通过采用该构成，能够使参考电流路径CPref中的参考晶体管RNT1－1～RNT1－m引起的电压下降成为m倍。

据此，电流源CSi使如下的数学式5所示的参考电流Iref流过参考电流路径CPref。

Iref＝(It/N)×1/m···数学式5

由此，与实施方式相比，能够将参考电流Iref减少到1/m，并且能够使节点N3的电位与和目标电流It对应的节点N2的目标电位大致相等。即，能够使半导体集成电路1i低功耗化。另外，通过代替增加级数而增大沟道长度(例如设为m倍)，也能够得到相同的效果。

另外，如图3所示，在半导体集成电路1j中，也可以进行用于防止主电流路径CPmain中的电流的逆流的设计。图3是表示实施方式的第二变形例的半导体集成电路1j的构成的电路图。在半导体集成电路1j中，在主电流路径CPmain中的节点N1与节点N2之间配置源极被电气地共用连接的开关晶体管SNT1、SNT2。开关晶体管SNT1的漏极电连接于节点N1，源极电连接于开关晶体管SNT2的源极，栅极电连接于节点Ng。开关晶体管SNT2的漏极电连接于节点N2，源极电连接于开关晶体管SNT1的源极，栅极电连接于节点Ng。各开关晶体管SNT1、SNT2的尺寸与实施方式中的开关晶体管SNT1的尺寸相同。

在参考电流路径CPref中的节点N1与节点N3之间配置源极被电气地共用连接的参考晶体管RNT1、RNT2。参考晶体管RNT1的漏极电连接于节点N1，源极电连接于参考晶体管RNT2的源极，栅极电连接于节点Ng。参考晶体管RNT2的漏极电连接于节点N3，源极电连接于参考晶体管RNT1的源极，栅极电连接于节点Ng。各参考晶体管RNT1、RNT2的尺寸与实施方式中的参考晶体管RNT1的尺寸相同。

在该构成中，在开关晶体管SNT1、SNT2为断开状态时，在由于某种原因而输出电压VOUT高于输入电压VIN的情况下，能够防止电流从输出端子TMout侧(即，负载电路侧)向输入端子TMin侧(即，电源侧)逆流。即，相对于从输出端子TMout朝向输入端子TMin的电流方向，开关晶体管SNT1的寄生二极管(即体二极管)成为正向，而开关晶体管SNT2的寄生二极管(即体二极管)成为反向。因此，能够防止从输出端子TMout朝向输入端子TMin的逆电流。

另外，如图4所示，在半导体集成电路1k中，除了防止主电流路径CPmain中的电流的逆流之外，还可以进行用于提高差动放大电路11的EDS耐性的设计。图4是表示实施方式的第三变形例的半导体集成电路1k的构成的电路图。即，图3所示的节点N2、N3的位置分别如图4所示那样，变更为开关晶体管SNT1、SNT2的共用源极的位置、参考晶体管RNT1、RNT2的共用源极的位置。

通过采用该构成，在输出端子TMout与差动放大电路11的非反相输入端子11b之间放入与差动放大电路11内的元件相比面积更大的逆流防止用晶体管(即开关晶体管SNT2)。由此，能够期待差动放大电路11的非反相输入端子11b的ESD耐性强化。

另外，如图5所示，在半导体集成电路1n中，除了防止主电流路径CPmain中的电流的逆流与提高差动放大电路11的EDS耐性之外，还可以进行低功耗化的设计。图5是表示实施方式的第四变形例的半导体集成电路1n的构成的电路图。即，图4所示的节点N3的位置如图5所示那样变更为参考晶体管RNT2与电流源CS之间的位置。

通过采用该构成，能够使参考电流路径CPref中的参考晶体管RNT1、RNT2引起的电压下降为2倍。

据此，电流源CSn使如下的数学式6所示的参考电流Iref流过参考电流路径CPref。

Iref＝(It/N)×1/2···数学式6

由此，与实施方式相比，能够将参考电流Iref减少到1/2，并且能够使节点N3的电位与和目标电流It对应的节点N2的目标电位大致相等。即，能够使半导体集成电路1n低功耗化。另外，通过代替增加级数而增大沟道长度(例如设为2倍)，也能够得到相同的效果。

另外，实施方式以及其变形例的半导体集成电路能够应用于需要过电流保护功能的任意的系统，例如能够应用于图6所示那样的位置。图6是表示应用了实施方式以及其变形例的半导体集成电路的电源系统100的构成的图。电源系统100具有电源110、Efuse102、PMIC103、DCDC转换器104、LDO(Low Drop OUT)105、Load SW106、以及负载电路107～109。Efuse102包括具有过电流保护功能的半导体集成电路101a。半导体集成电路101a中可以使用半导体集成电路1～1n中的任一个。LDO105在其输出侧包括具有过电流保护功能的半导体集成电路101b。半导体集成电路101b中可以使用半导体集成电路1～1n中的任一个。LoadSW106包括具有过电流保护功能的半导体集成电路101c。半导体集成电路101c中可以使用半导体集成电路1～1n中的任一个。

虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等价的范围内。