阅读说明：本技术 一种存算一体芯片中数模转换电路与模数转换电路复用装置 (Digital-to-analog conversion circuit and analog-to-digital conversion circuit multiplexing device in storage and calculation integrated chip ) 是由 王绍迪 于 2019-02-26 设计创作，主要内容包括：本发明提供一种存算一体芯片中数模转换电路与模数转换电路复用装置,包括数模转换电路(DAC)模块、模拟向量-矩阵乘法运算电路(AMAC)模块、模数转换电路(ADC)模块、第一多对一多路复用器(M1-MUX)模块、第二多对一多路复用器模块、第一一对多多路复用器(1M-MUX)模块、第二一对多多路复用器模块与开关晶体管模块。在AMAC输入端,每个DAC对应多个输入端口,通过第一M1-MUX模块与第一1M-MUX模块以时间复用的方式进行共享；在AMAC输出端,每个ADC对应多个输出端口,通过第二M1-MUX模块与第二1M-MUX模块以时间复用的方式进行共享；减小DAC与ADC的数量,减小芯片面积。(The invention provides a digital-to-analog conversion circuit and analog-to-digital conversion circuit multiplexing device in a storage-calculation integrated chip, which comprises a digital-to-analog conversion circuit (DAC) module, an analog vector-matrix multiplication circuit (AMAC) module, an analog-to-digital conversion circuit (ADC) module, a first many-to-one multiplexer (M1-MUX) module, a second many-to-one multiplexer module, a first one-to-many multiplexer (1M-MUX) module, a second one-to-many multiplexer module and a switch transistor module. At the input end of the AMAC, each DAC corresponds to a plurality of input ports and is shared with the first 1M-MUX module in a time multiplexing mode through the first M1-MUX module; at the output end of the AMAC, each ADC corresponds to a plurality of output ports and is shared with the second 1M-MUX module in a time multiplexing mode through the second M1-MUX module; the number of the DAC and the ADC is reduced, and the chip area is reduced.)

一种存算一体芯片中数模转换电路与模数转换电路复用装置

技术领域

本发明涉及微电子集成电路领域，尤其涉及一种存算一体芯片中数模转换电路与模数转换电路复用装置。

背景技术

存算一体芯片架构目前被认为是解决大数据实时智能处理的高效硬件平台之一，而模拟向量-矩阵乘法是存算一体芯片的核心电路，尤其是基于闪存的存算一体芯片。对于典型的模拟向量-矩阵乘法电路，由于其处理的信号是模拟信号，而通常其输入信号与输出信号要求是数字信号，因此，通常需要在输入端通过数模转换电路(DAC)把数字信号转换成模拟信号，而在输出端通过模数转换电路(ADC)把处理完之后的模拟信号转换成数字信号，如图1所示。

但是，高精度DAC和ADC的面积通常都很大，在典型的存算一体芯片中，要求模拟向量-矩阵乘法电路的每个输入端都连接一个DAC，而每个输出端都连接一个ADC，如图2所示，这种方式极大地造成面积浪费与成本开销。

发明内容

有鉴于此，本发明提供一种存算一体芯片中数模转换电路与模数转换电路复用装置，通过时分复用的方式来共享DAC和ADC，从而有效减少元器件数量，减小电路面积，降低成本开销，利于集成化。

为了实现上述目的，本发明采用如下技术方案：

一种存算一体芯片中数模转换电路与模数转换电路复用装置，包括第一多对一多路复用器(M1-MUX)模块、数模转换电路(DAC)模块、第一一对多多路复用器(1M-MUX)模块；其中DAC模块的输入端连接第一M1-MUX模块的输出端，DAC模块的输出端连接第一1M-MUX模块的输入端；

所述的第一M1-MUX模块包括多个第一M1-MUX单元，用于从多个输入端口中选择一个信号作为输出；

所述的第一1M-MUX模块包括多个第一1M-MUX单元，用于把一个输入信号输出到不同的输出端口；

所述的DAC模块包括多个DAC单元，用于把数字信号转换为模拟信号；各个DAC单元的输入端连接相应的第一M1-MUX单元输出端，DAC单元的输出端连接相应的第一1M-MUX单元的输入端；

所述的每个DAC单元对应多个输入端口，通过相应的第一M1-MUX单元与相应的第一1M-MUX单元以时分复用的方式进行共享。

进一步地，复用装置还包括模拟向量-矩阵乘法运算电路(AMAC)模块与开关晶体管模块；其中，第一1M-MUX模块的输出端通过开关晶体管模块连接AMAC模块的输入端；

所述的AMAC模块由可编程半导体器件组成，每个可编程半导体器件的阈值电压可以动态编程；

所述的开关晶体管模块包括多个开关晶体管单元，用于导通或者断开第一1M-MUX单元与AMAC模块输入端的信号连接；

所述的AMAC模块的每一行分别连接其对应的开关晶体管单元。

进一步地，复用装置还包括第二M1-MUX模块、模数转换电路(ADC)模块、第二1M-MUX模块；其中，ADC模块的输入端连接第二M1-MUX的输出端，ADC模块的输出端连接第二1M-MUX模块的输入端，第二M1-MUX模块的输入端连接AMAC模块的输出端。

所述的第二M1-MUX模块包括多个第二M1-MUX单元,用于从多个输入端口中选择一个信号作为输出；

所述的ADC模块包括多个ADC单元；

所述的第二1M-MUX模块包括多个第二1M-MUX单元，用于把一个输入信号输出到不同的输出端口。

进一步地，还包括控制器，控制器与第一M1-MUX模块、DAC模块、第一1M-MUX模块、AMAC模块、开关晶体管模块、第二M1-MUX模块、ADC模块、第二1M-MUX模块连接；用于控制每个时刻通过第一和第二M1-MUX单元从多个输入信号中选择一个信号作为输出；用于控制每个时刻通过第一和第二1M-MUX单元选择一个输入信号输出到不同的输出端口；用于控制每个时刻相应开关晶体管单元的开闭。

所述控制器按时分复用的方式控制开关晶体管模块以及连接DAC模块的第一M1-MUX模块与第一1M-MUX模块，选择相应的输入信号导入到AMAC模块；控制器按时分复用的方式控制连接ADC模块的第二M1-MUX模块与第二1M-MUX模块，选择AMAC模块输出端相应的输出信号进行输出。

本发明提供的存算一体芯片中数模转换电路与模数转换电路复用装置，通过设置第一和第二M1-MUX模块、开关晶体管模块以及第一和第二1M-MUX模块，采用特定的连接关系和控制，实现以时分复用的方式共享DAC和ADC单元，从而有效减少元器件数量，减小电路面积，降低成本开销，利于集成化。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为典型存算一体芯片中模拟向量-矩阵乘法运算电路、相应的数模转换电路与模数转换电路结构框图；

图2为典型存算一体芯片中模拟向量-矩阵乘法运算电路、相应的数模转换电路与模数转换电路实施图；

图3为本发明一种存算一体芯片中数模转换电路与模数转换电路复用装置实施例框图；

图4为本发明一种存算一体芯片中数模转换电路与模数转换电路复用装置实施例电路图；

图5为本发明一种存算一体芯片中数模转换电路复用方法流程图；

图6为本发明一种存算一体芯片中模数转换电路复用方法流程图；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

模拟向量-矩阵乘法电路(AMAC)是存算一体芯片的核心电路。典型AMAC，由于其处理的信号是模拟信号，而通常其输入信号与输出信号要求是数字信号，因此，通常需要在输入端通过数模转换电路(DAC)把数字信号转换成模拟信号进行输入，而在输出端通过模数转换电路(ADC)把处理完之后的模拟信号转换成数字信号进行输出，如图1所示。这样一来，要求AMAC的每个输入端都连接一个DAC，而每个输出端都连接一个ADC，如图2所示，这种方式极大地造成面积浪费与成本开销。

为解决现有技术中的上述技术问题，本发明实施例提供一种存算一体芯片中数模转换电路与模数转换电路复用装置，如图3所示，包括第一M1-MUX模块、DAC模块、第一1M-MUX模块、AMAC模块、开关晶体管模块、第二M1-MUX模块、ADC模块、第二1M-MUX模块。

该AMAC包括：可编程半导体器件阵列；

其中，AMAC实现模拟向量-矩阵乘法运算的原理如下：针对一个M行×N列的可编程半导体器件阵列，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，N列可编程半导体器件对应连接N个模拟电压输入端，每一行的所有可编程半导体器件的栅极均连接至同一偏置电压输入端，M行可编程半导体器件对应连接M个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M和N可以相等，也可以不等，以此形成源极耦合、漏极求和的拓扑结构。

其中，通过预先按照一定规则动态调节各可编程半导体器件的阈值电压V_TH，可将各可编程半导体器件看作一个可变的等效模拟权重(记为W_k,j，其中0＜k＜M和0＜j＜N分别代表行号和列号)，相当于存储一个模拟数据，而可编程半导体器件阵列则存储一个模拟数据阵列

电路工作时，将一行模拟电压信号V₁～V_N分别施加至N列可编程半导体器件，其中第K列所有可编程半导体器件的源极均得到一模拟电压信号V_k，栅极输入一偏置电压V_b，漏极分别输出电流信号I_k,1～I_k,N，其中，根据可编程半导体器件特性，I＝V×W每个可编程半导体器件的漏极输出电流等于源极电压乘以该可编程半导体器件的权重，即I_k,1＝V_kW_k,1，I_k,N＝V_kW_k,N，因为每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，根据基尔霍夫定律，所以在该模拟电流输出端的电流I_j为该列所有可编程半导体器件的漏极电流之和，即为多个模拟电流输出端输出多个电流和

实现矩阵乘法运算功能。

当然，该可编程半导体器件阵列也可以采用栅极耦合、源极求和的拓扑结构或栅极耦合、漏极求和的拓扑结构，本发明实施例对此不作限制。

下面，对本发明实施例数模转换电路与模数转换电路复用装置的原理进行说明：如图3和图4所示，包括第一M1-MUX模块、DAC模块、第一1M-MUX模块、AMAC模块、开关晶体管模块、第二M1-MUX模块、ADC模块、第二1M-MUX模块。其中，第一M1-MUX模块的输出端与DAC模块的输入端连接，DAC模块的输出端与第一1M-MUX模块的输入端连接，第一1M-MUX模块的输出端通过开关晶体管模块与AMAC模块的输入端连接，AMAC模块的输出端与第二M1-MUX模块的输入端连接，第二M1-MUX模块的输出端与ADC模块的输入端连接，ADC模块的输出端与第二1M-MUX模块的输入端连接。

通过把每个DAC，以时分复用的方式被AMAC多个(例如T个)输入端进行共享；同理，把每个ADC，以时分复用的方式被AMAC多个(例如P个)输出端进行共享，以此来减小ADC与DAC的数量，从而减小芯片面积。这里T通常为2为M的因子，例如，T取2,4,6,8,…等；这里P通常为N的因子，例如，P取2,4,6,8,…等。T和P的取值根据实际芯片的面积与延迟等决定。

对于DAC的复用方法如下：当M个数字信号需要输入到AMAC模块时，控制器控制连接DAC模块的第一M1-MUX模块与第一1M-MUX模块，同时控制相应的开关晶体管，分时输入数字信号。具体如下(如图5所示)：在第一个时刻，选择第1，T+1，2T+1，…，(M/T-1)T+1个数字信号，同时导通AMAC模块相对应行的开关晶体管单元(其他行的开关晶体管单元关断)，数字信号通过DAC模块转换成模拟信号，输入AMAC模块的第1，T+1，2T+1，…，(M/T-1)T+1行；然后关断第1，T+1，2T+1，…，(M/T-1)T+1行的开关晶体管单元，钳制住当前行的输入信号；在第二个时刻，选择第2，T+2，2T+2，…，(M/T-1)T+2个数字信号，同时导通AMAC模块相对应行的开关晶体管单元(其他行的开关晶体管单元关断)，数字信号通过DAC模块转换成模拟信号，输入AMAC模块的第2，T+2，2T+2，…，(M/T-1)T+2行；然后关断第2，T+2，2T+2，…，(M-1)/T+2的开关晶体管单元，钳制住当前行的输入信号；依此类推，直到所有数字信号都输入到AMAC模块；最后执行模拟向量-矩阵乘法运算。

对于ADC的复用方法如下(如图6所示)：当AMAC模块需要输出N个模拟向量-矩阵乘法运算结果时，控制器控制连接ADC模块的第二M1-MUX模块与第二1M-MUX模块分时输出运算结果。在第一个时刻，选择AMAC模块第1，P+1，2P+1，…，(N/P-1)/P+1列的输出端口，相应的模拟信号通过ADC模块转换成数字信号进行输出；在第二个时刻，选择AMAC模块第2，P+2，2P+2，…，(N/P-1)/P+2列的输出端口，相应的模拟信号通过ADC模块转换成数字信号进行输出；依此类推，直到AMAC模块所有列的模拟信号都通过ADC模块转换成数字信号输出。

若是采用现有方案，我们需要在每一行连接一个DAC单元，每一列连接一个ADC单元，则需要M个DAC单元与N个ADC单元，通常M和N都比较大，例如1024。而采用本发明提供的方案，我们只需要M/T个DAC单元，N/P个ADC单元，(M/T)个第一M1-MUX单元，(N/P)个第二M1-MUX单元，(M/T)个第一1M-MUX单元，(N/P)个第二1M-MUX单元与M个开关晶体管单元。值得注意的是，每个(第一和第二)M1-MUX单元与(第一和第二)1M-MUX单元的面积远远小于ADC单元与DAC单元的面积。本领域技术人员可以理解的是，M和N越大，同时T和P越大，本发明的优势越明显。

在一个可选的实施例中，还包括：编程电路，连接每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。

在一个可选的实施例中，还包括：控制器，控制上述DAC与DAC的复用过程。

在上述实施例中，该可编程半导体器件可以采用浮栅晶体管。

在一个可选的实施例中，该模拟向量-矩阵乘法运算电路还可以包括：转换装置，连接在多个模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的模拟电压输入端。

以上仅是举例说明本发明各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

另一方面，本发明实施例还提供一种芯片，该芯片包括上述模拟向量-矩阵乘法运算电路、数模转换电路与模数转换电路复用装置。

另外，本发明实施例还提供一种电子设备，该电子设备可以包括上述的模拟向量-矩阵乘法运算电路、数模转换电路与模数转换电路复用装置，更具体的，电子设备例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。