阅读说明：本技术 一种无外接电极的贴片式压敏电阻及其制备方法 (Surface-mounted piezoresistor without external electrode and preparation method thereof ) 是由 王建文 于 2020-07-08 设计创作，主要内容包括：本发明公开了一种无外接电极的贴片式压敏电阻及其制备方法,首先压制坯片,通过模具在坯片的底面一侧纵向压制贯穿坯片的隔离槽,得成型坯片；将成型坯片进行排塑、烧结处理,制得陶瓷基体；采用金属喷涂或真空溅射的方式,分别在陶瓷基体的上表面形成上电极、在上电极自靠近隔离槽一侧的侧面向底面延伸形成上电极延伸面以及在隔离槽的另一侧的陶瓷基体底面形成下电极；对陶瓷基体的侧面和隔离槽进行绝缘保护,形成贴片式压敏电阻元件。本发明采用一体化设计,无需外接电极,方便贴片机加工；制得的压敏电阻元件具有一致性好、结构可靠、散热充分的特点,克服了外接电极片的压敏电阻元件存在的尺寸一致性差、保护水平低、故障率高等问题。(The invention discloses a surface-mounted piezoresistor without an external electrode and a preparation method thereof, which comprises the following steps of firstly pressing a blank sheet, and longitudinally pressing an isolation groove penetrating through the blank sheet on one side of the bottom surface of the blank sheet through a mould to obtain a formed blank sheet; performing plastic removal and sintering treatment on the formed blank sheet to obtain a ceramic matrix; respectively forming an upper electrode on the upper surface of the ceramic substrate, forming an upper electrode extension surface by extending the upper electrode from the side surface close to one side of the isolation groove to the bottom surface, and forming a lower electrode on the bottom surface of the ceramic substrate on the other side of the isolation groove by adopting a metal spraying or vacuum sputtering mode; and insulating and protecting the side surface of the ceramic substrate and the isolation groove to form the patch type voltage dependent resistor element. The invention adopts an integrated design, does not need an external electrode and is convenient for processing by a chip mounter; the prepared voltage dependent resistor element has the characteristics of good consistency, reliable structure and sufficient heat dissipation, and the problems of poor size consistency, low protection level, high failure rate and the like of the voltage dependent resistor element externally connected with the electrode plate are solved.)

一种无外接电极的贴片式压敏电阻及其制备方法

技术领域

本发明涉及电子陶瓷技术领域，尤其涉及一种无外接电极的贴片式压敏电阻及其制备方法。

背景技术

近年来，贴片加工技术由于其高效可靠，广泛应用于电子线路板的加工。然而，作为过电压前端防护的压敏电阻虽然也有多层贴片元件进入商用，但是传统的多层贴片式压敏电阻只能应用于浪涌容量较小的环境，对应大于600A的浪涌，一般仍然采用插脚式元件。然后插脚元件的插板效率却很低。2016年以后，有厂家采用外接电极片的方法将压敏电阻加工成贴片元件，但是存在许多问题：(1)多次焊接影响元件上板后的可靠性不佳；(2)由于外连金属电极片，使得元件外观尺寸的一致性较差；(3)裸露的金属电极使得该元件在板上设计时必须考虑与相邻元件的绝缘距离，影响线路板的插件密度，进而给小型化设计造成困难；(4)外连金属电极片的接触电阻及电感感抗的叠加会加大压敏电阻的残压从而降低它的保护水平。

发明内容

本发明解决的技术问题在于提供一种无外接电极的贴片式压敏电阻及其制备方法，采用一体化设计，无需外接电极，方便贴片机加工；制得的压敏电阻元件具有一致性好、结构可靠、散热充分的特点。

本发明是通过以下技术方案来实现：

一种无外接电极的贴片式压敏电阻的制备方法，包括如下步骤：

(1)压制坯片，通过模具在坯片的底面一侧纵向压制贯穿坯片的隔离槽，得成型坯片；

(2)将成型坯片进行排塑、烧结处理，制得陶瓷基体；

(3)采用金属喷涂或真空溅射的方式，分别在陶瓷基体的上表面形成上电极、在上电极自靠近隔离槽一侧的侧面向底面延伸形成上电极延伸面以及在隔离槽的另一侧的陶瓷基体底面形成下电极；

(4)对陶瓷基体的侧面和隔离槽进行绝缘保护，形成贴片式压敏电阻元件。

进一步，所述的步骤(1)中坯片为矩形；通过粉末干压成型机压制坯片，通过模具在矩形的坯片底面一侧纵向压制贯穿坯片的隔离槽，得成型坯片；将成型坯片进行排塑、烧结处理，制得陶瓷基体。

进一步，所述的步骤(1)中坯片为条形；通过粉末干压成型机或等静压机压制坯片，通过模具在条形的坯片底面一侧纵向压制贯穿坯片的隔离槽，得成型坯片；将成型坯片进行排塑、烧结处理，制得陶瓷基体；所述的陶瓷基体的纵向长度与线路防护浪涌的大小相匹配。

进一步，所述的金属喷涂采用银浆喷涂；所述的真空溅射采用真空铜溅射。

进一步，所述的步骤(1)中采用梯度为200V/mm的瓷粉压制坯片，坯片的成型密度3.3g/cm³，排塑温度为380℃，排塑时间为3小时，在1200℃下烧结2.5小时，制得陶瓷基体。

本发明还提供了一种无外接电极的贴片式压敏电阻，包括陶瓷基体，陶瓷基体底面的一侧纵向开设有贯穿陶瓷基体的隔离槽；陶瓷基体的上表面固设有上电极，上电极还自靠近隔离槽一侧的侧面向底面延伸形成上电极延伸面；隔离槽的另一侧设有固设在陶瓷基体底面的下电极。

进一步，所述的隔离槽的横截面为半圆形、矩形、梯形或三角形。

进一步，所述的陶瓷基体靠近隔离槽一侧的侧面横截面为弧形、矩形或三角形。

进一步，所述的隔离槽的槽宽范围为1.5mm～10mm，隔离槽的高度大于0.5mm。

进一步，所述的陶瓷基体底面的隔离槽两侧分别与上电极延伸面、下电极的间距大于0.5mm。

与现有技术相比，本发明具有以下有益的技术效果：

本发明公开了一种无外接电极的贴片式压敏电阻及其制备方法，采用一体化设计，无需外接电极，方便贴片机加工；通过模具在压制的坯片底面一侧纵向压制贯穿坯片的隔离槽，得成型坯片；将成型坯片经过高温烧结成陶瓷基体后，通过金属喷涂或真空溅射的方式，分别在陶瓷基体的上表面形成上电极、在陶瓷基体底面远离隔离槽的一侧形成下电极以及在上电极自陶瓷基体靠近隔离槽的侧面向底面延伸形成上电极延伸面；然后对陶瓷基体的侧面和隔离槽进行绝缘处理后制得贴片式压敏电阻元件，制得的贴片式压敏电阻元件具有一致性好、结构可靠、散热充分的特点，能够广泛应用于电力、电子线路中的防雷和防浪涌保护。

本发明提供的贴片式氧化锌压敏电阻，在陶瓷基体底面纵向开设贯穿陶瓷基体的隔离槽，通过特殊的结构设计解决了同侧电极的隔离问题。为了防止同侧电极的沿面击穿，在陶瓷基体一侧设计一个贯穿陶瓷基体的隔离槽；陶瓷基体上表面的上电极自靠近隔离槽的侧面延伸至上电极延伸面，陶瓷基体底面远离隔离槽的一侧加工一层金属膜作为下电极；此时，上电极延伸面与下电极形成贴片元件的两个贴装焊接电极。隔离槽的设置拉开了上电极延伸面与下电极的爬电距离，防止电极之间短路，解决了同侧电极的隔离问题，也克服了外接电极片将压敏电阻加工成贴片元件存在的尺寸一致性差、保护水平低、故障率高等问题。

附图说明

图1为本发明的矩形的无外接电极的贴片式压敏电阻的结构示意图；

图2为本发明的条形的无外接电极的贴片式压敏电阻的结构示意图。

其中，1为基体，2为上电极，3为上电极延伸面，4为下电极，5为隔离槽。

具体实施方式

下面结合附图对本发明做进一步详细描述，所述是对本发明的解释而不是限定。

参见图1和图2，一种无外接电极的贴片式压敏电阻的制备方法，包括如下步骤：

(1)压制坯片，通过模具在坯片的底面一侧纵向压制贯穿坯片的隔离槽5，得成型坯片；

(2)将成型坯片进行排塑、烧结处理，制得陶瓷基体1；

(3)采用金属喷涂或真空溅射的方式，分别在陶瓷基体1的上表面形成上电极2、在上电极2自靠近隔离槽5一侧的侧面向底面延伸形成上电极延伸面3以及在隔离槽5的另一侧的陶瓷基体1底面形成下电极4；

(4)对陶瓷基体1的侧面和隔离槽5进行绝缘保护，形成贴片式压敏电阻元件。

本发明提供了一种无外接电极的贴片式压敏电阻的制备方法，通过模具在压制的坯片底面一侧纵向压制贯穿坯片的隔离槽5，得成型坯片，成型坯片再经过高温烧结成陶瓷基体1后，然后通过真空溅射或金属喷涂的方式形成电极，对电极以外部分进行绝缘处理后制得贴片式压敏电阻元件；在压制的坯片后，通过在模具上设计条状凸台，利用模具在压制的坯片底面纵向压制出一条贯穿坯片的隔离槽5；隔离槽5拉开上电极2和下电极4的爬电距离，防止电极之间短路，解决了同侧电极的隔离问题，也克服了外接电极片将压敏电阻加工成贴片元件存在的尺寸一致性差、保护水平低、故障率高等问题。

具体的，通过粉末干压成型机或等静压机压制坯片，坯片可以为矩形或条形；通过粉末干压成型机将瓷粉干压成型时，能够一次成型，元件的外形尺寸精确，一致性好。参见图1，为本发明的矩形的无外接电极的贴片式压敏电阻的结构示意图。参见图2，为本发明的条形的无外接电极的贴片式压敏电阻的结构示意图。通过粉末干压成型机或等静压机压制条形的坯片时，可以根据参数需要切割成想要的尺寸；因压敏电阻元件通过浪涌的能力与压敏电阻元件的电极面积成正比，可以通过控制切割的宽度控制通过浪涌的截面积，从而使得一套模具可以适应不同的浪涌需要。因此，在制得陶瓷基体后，根据线路防护浪涌的大小，通过切割机切出陶瓷基体1的纵向长度，所述的陶瓷基体1的纵向长度与线路防护浪涌的大小相匹配。本发明的贴片式压敏电阻的电性能参数的控制方法如下：压敏电压通过陶瓷基体1的厚度和瓷粉的梯度共同进行控制；元件的通流容量通过调整上电极2、下电极4以及陶瓷基体1上端面、下端面的面积进行控制。

需要说明的是，步骤(4)中对陶瓷基体1的侧面和隔离槽5进行绝缘保护，对陶瓷基体1上除了形成上电极2的侧面以外的三个侧面以及隔离槽5喷涂绝缘涂层，对贴片式压敏电阻元件进行绝缘处理；绝缘涂层可以是玻璃釉料、绝缘漆、三防漆，也可以是酚醛、环氧等热塑形绝缘材料。

进一步，所述的步骤(1)中坯片为矩形；通过粉末干压成型机压制坯片，通过模具在矩形的坯片底面一侧纵向压制贯穿坯片的隔离槽5，得成型坯片；将成型坯片进行排塑、烧结处理，制得陶瓷基体1。

进一步，所述的步骤(1)中坯片为条形；通过粉末干压成型机或等静压机压制坯片，通过模具在条形的坯片底面一侧纵向压制贯穿坯片的隔离槽5，得成型坯片；将成型坯片进行排塑、烧结处理，制得陶瓷基体1；具体参见图2，为本发明的条形的无外接电极的贴片式压敏电阻的结构示意图。所述的陶瓷基体1的纵向长度与线路防护浪涌的大小相匹配。本发明可以根据参数将陶瓷基体1需要切割成想要的尺寸，因压敏电阻元件通过浪涌的能力与压敏电阻元件的电极面积成正比，可以通过控制切割的宽度控制通过浪涌的截面积，从而使得一套模具可以适应不同的浪涌需要。

进一步，所述的金属喷涂采用银浆喷涂；所述的真空溅射采用真空铜溅射。具体的，真空铜溅射时金属膜厚度大于5μm。

进一步，所述的步骤(1)中采用梯度为200V/mm的瓷粉压制坯片，坯片的成型密度3.3g/cm³，排塑温度为380℃，排塑时间为3小时，在1200℃下烧结2.5小时，制得陶瓷基体1。

具体的，本发明的贴片式压敏电阻元件的压敏电压V1mA通过瓷料梯度C和瓷片厚度d共同进行调整。采用200V/mm梯度的瓷粉制作瓷片时，瓷片的厚度d＝V1mA/C；而当厚度d有要求时，则可以通过调整瓷粉的梯度C来得到预期的压敏电压V1mA，这时V1mA＝d*V1mA。

实施例1

采用梯度为200V/mm的瓷粉，压制坯片尺寸如下：

上端面：10mm×13mm,隔离槽5的槽宽1.5mm,

下电极4面：10mm×11mm，厚度：2.9mm。

成型密度为3.3g/cm³，排塑温度为380℃，排塑时间为3小时，将成型的坯片在1200℃下烧结2.5小时后制得陶瓷基体1，将陶瓷基体1放入工装中进行真空铜溅射，分别在陶瓷基体1的上表面形成上电极2、在上电极2自靠近隔离槽5一侧的侧面向底面延伸形成上电极延伸面3以及在隔离槽5的另一侧的陶瓷基体1底面形成下电极4；其中铜金属膜厚度大于5μm；对陶瓷基体1的侧面和隔离槽5采用三防漆喷涂进行绝缘保护，形成贴片式压敏电阻元件。

实施例2

采用梯度为200V/mm的瓷粉，压制长度20mm坯片尺寸如下：

上端面宽度：13mm,隔离槽5宽1.5mm,

下电极4面宽度：11mm，厚度：2.9mm。

成型密度3.3g/cm³，排塑温度为380℃，时间为3小时，将成型的坯片在1200℃烧结2.5小时后，将陶瓷基体1切割成宽度10mm的陶瓷片。将陶瓷片放入工装中进行银浆喷涂，分别在陶瓷基体1的上表面形成上电极2、在上电极2自靠近隔离槽5一侧的侧面向底面延伸形成上电极延伸面3以及在隔离槽5的另一侧的陶瓷基体1底面形成下电极4。经过580℃还原后，对陶瓷片的侧面和隔离槽5采用三防漆喷涂绝缘保护，形成贴片式压敏电阻元件。

对实施例1和实施例2制得的贴片式压敏电阻元件进行测试，两种样品耐受组合波1.2/50μs 5000V 70次浪涌冲击测试，测试结果如表1所示：

表1实施例1和实施例2制得的贴片式压敏电阻元件测试结果

从表1中实施例1和实施例2制得的贴片式压敏电阻元件的测试结果中可以看出：实施例1和实施例2制得的贴片式压敏电阻元件具有一致性好、产品性能稳定可靠的优点，能够应用于电力、电子线路中的防雷和防浪涌保护。

参见图1和图2，本申请还提供了一种无外接电极的贴片式压敏电阻，包括陶瓷基体1，陶瓷基体1底面的一侧纵向开设有贯穿陶瓷基体1的隔离槽5；陶瓷基体1的上表面固设有上电极2，上电极2还自靠近隔离槽5一侧的侧面向底面延伸形成上电极延伸面3；隔离槽5的另一侧设有固设在陶瓷基体1底面的下电极4。

进一步，所述的隔离槽5的横截面为半圆形、矩形、梯形或三角形。

所述的隔离槽5为半圆形时，圆直径范围为1.5mm～10mm；隔离槽5为矩形时，隔离槽5宽度范围为1.5mm～10mm；隔离槽5为梯形时，梯形的长边长度范围为1.5mm～10mm，梯形短边长度范围为0.5mm～8mm，梯形高度大于1.5mm；隔离槽5为三角形时，三角形底边边长为1.5mm～10mm，隔离槽5高度大于1.5mm。

进一步，所述的陶瓷基体1靠近隔离槽5一侧的侧面横截面为弧形、矩形或三角形。通过粉末干压成型机将瓷粉干压成型时，陶瓷基体1靠近上电极延伸面3的一侧侧面可以是矩形，也可以是半圆形或其他形状。

进一步，所述的隔离槽5的槽宽范围为1.5mm～10mm，隔离槽5的高度大于0.5mm。

进一步，所述的陶瓷基体1底面的隔离槽5两侧分别与上电极延伸面3、下电极4的间距大于0.5mm。

进一步，所述的上电极2、上电极延伸面3和下电极4的边缘分别与陶瓷基体1的边缘间距大于0.5mm。

由以上技术方案，本发明提供了一种无外接电极的贴片式压敏电阻及其制备方法，采用一体化设计，无需外接电极，方便贴片机加工；通过模具在压制的坯片底面一侧纵向压制贯穿坯片的隔离槽5，得成型坯片；将成型坯片经过高温烧结成陶瓷基体1后，通过金属喷涂或真空溅射的方式，分别在陶瓷基体1的上表面形成上电极2、在陶瓷基体1底面远离隔离槽5的一侧形成下电极4以及在上电极2自陶瓷基体1靠近隔离槽5的侧面向底面延伸形成上电极延伸面3；然后对陶瓷基体1的侧面和隔离槽5进行绝缘处理后制得贴片式压敏电阻元件，制得的贴片式压敏电阻元件具有一致性好、结构可靠、散热充分的特点，能够广泛应用于电力、电子线路中的防雷和防浪涌保护。

本发明提供的贴片式氧化锌压敏电阻，在陶瓷基体1底面纵向开设贯穿陶瓷基体1的隔离槽5，通过特殊的结构设计解决了同侧电极的隔离问题。为了防止同侧电极的沿面击穿，在陶瓷基体1一侧设计一个贯穿陶瓷基体1的隔离槽5；陶瓷基体1上表面的上电极2自靠近隔离槽5的侧面延伸至上电极延伸面3，陶瓷基体1底面远离隔离槽5的一侧加工一层金属膜作为下电极4；此时，上电极延伸面3与下电极4形成贴片元件的两个贴装焊接电极。隔离槽5的设置拉开上电极延伸面3与下电极4的爬电距离，防止电极之间短路，解决了同侧电极的隔离问题，也克服了外接电极片将压敏电阻加工成贴片元件存在的尺寸一致性差、保护水平低、故障率高等问题。

以上给出的实施例是实现本发明较优的例子，本发明不限于上述实施例。本领域的技术人员根据本发明技术方案的技术特征所做出的任何非本质的添加、替换，均属于本发明的保护范围。