阅读说明：本技术 浪涌电流限制器 (Surge current limiter ) 是由 安东尼·克里斯多佛·劳特利奇 于 2020-02-14 设计创作，主要内容包括：本发明提供了用于限制在经受启动浪涌电流的电路路径中使用极低欧姆FET(VLOFET)的电路中的过大电流的电路(例如,升压型DC至DC变换器电路)和方法。实施方式包括电流镜驱动器电路,该电流镜驱动器电路可以耦接至VLOFET的栅极以形成限制流经VLOFET的电流的电流镜。电流镜驱动器电路提供脉冲操作,使得耦接的VLOFET特别是在启动时段期间仍然在截止状态与限流模式之间切换。通过在经受启动浪涌电流的电路路径中结合使用电流镜驱动器电路和VLOFET,可以将浪涌电流调节到可接受的水平。特别地,在经受启动浪涌电流的电路路径中不需要附加阻抗来限制浪涌电流,从而避免了效率损失。(The present invention provides circuits (e.g., boost-type DC-to-DC converter circuits) and methods for limiting excessive current in circuits that use very low-ohmic fets (vlofets) in the circuit path subject to startup surge current. Embodiments include a current mirror driver circuit that can be coupled to the gate of a VLOFET to form a current mirror that limits current flowing through the VLOFET. The current mirror driver circuit provides a pulsed operation such that the coupled VLOFET remains switched between the off state and the current limiting mode, in particular during the start-up period. By using a current mirror driver circuit in combination with a VLOFET in the circuit path that is subject to the start-up inrush current, the inrush current can be regulated to an acceptable level. In particular, no additional impedance is required in the circuit path subjected to the start-up inrush current to limit the inrush current, thereby avoiding efficiency losses.)

浪涌电流限制器

技术领域

本发明涉及电子电路，并且更具体地涉及浪涌电流限制器电路和DC-DC变换器。

背景技术

许多电子产品，特别是电池供电的移动计算和/或通信产品(例如，笔记型计算机、超簿计算机和平板设备)需要多个电压电平。例如，无线电发射机功率放大器可能需要相对高的电压(例如12V或更高)，而逻辑电路可能需要相当低的电压电平(例如1V–2V)。其他电路可能需要中等的电压电平(例如2.5V、3.3V或5V)。

通常使用DC至DC变换器从DC电源产生较低或较高的DC电压。从较高电压的DC电源产生较低电压电平的DC至DC转换器通常称为降压型变换器或降压(buck)变换器，之所以这样称呼是因为V_OUT小于V_IN，因此该变换器使输入电压“降压”。产生比DC电源高的电压电平的DC至DC变换器通常称为升压型变换器或升压(boost)变换器，因为V_OUT大于V_IN。

存在许多创建降压变换器和/或升压变换器的选择，包括电感性、电容性和/或线性稳压器(包括低压降(LDO)稳压器)电路，其中，大小和效率是这些选择之间的重要差异。例如，DC至DC变换器的各种配置(包括阶梯(Ladder)配置、Dickson配置、串并联配置、斐波纳契(Fibonacci)配置和倍增器(Doubler)配置)依赖于开关元件的交替配置来在变换器的端子之间传播电荷并传递能量。与电荷传播相关联的能量损耗决定变换器的效率。

某些降压型DC至DC变换器已经变得非常高效，通过优化各种电路元件和电路配置，效率高达95％-98％。一种有助于这样的高效率的电路元件是极低欧姆(VLO)开关，其通常是具有小于10毫欧、低至1毫欧(在某些情况下甚至更低)的总导通电阻R_ON的场效应晶体管(FET)开关复合体。为了获得这样低的R_ON值，VLO FET开关复合体(或“VLOFET”)通常包括数百至数千个并联耦接但作为单个单元进行切换的FET。大量器件产生相当大的有效总栅极宽度，并且导通电阻与栅极宽度成反比。

由于其低R_ON电阻，VLOFET对高电流几乎不提供阻抗。在许多降压型DC至DC变换器中，对于高启动浪涌电流，此特性通常不会构成重大问题，因为变换器配置和其他电路部件用于限制启动浪涌电流。但是，在许多升压型DC至DC变换器电路中，使用VLOFET将会有问题，因为变换器配置和其他部件不限制启动浪涌电流。因此，启动浪涌电流可能达到损坏或破坏VLOFET和/或包括所连接的电源的其他电路元件(例如，电池及其相关电路)的量级。

例如，图1是现有技术的升压型DC至DC变换器电路100的示意图。所示电路包括Dickson 3倍增升压DC至DC变换器的一个部分或单元；通常，具有针对对应开关S1-S7的互补时钟相位的第二相似部分或单元(未示出)将耦接至共享的输出存储电容器C_S的节点102。

在所示的示例中，电路100包括3个串联连接的开关S1、S2、S3，3个串联连接的开关S1、S2、S3串联耦接至包括2个串联连接的开关S4、S6的第一并联支路和包括2个串联连接的开关S5、S7的第二并联支路。每个开关可以包括例如一个或更多个FET，一个或更多个FET包含一个或更多个MOSFET；在图1中，使用NFET(开关S3-S7)和PFET(开关S1)两者。每个开关都耦接至两个互补时钟相位P1或P2之一，如每个开关S1-S7的括号所示。每个FET开关S1-S7被示意性地示为在FET的主体与漏极之间包括对应的寄生二极管D1-D7(在本申请中，“时钟相位”指的是诸如相位P1或P2的时钟信号，而不是指单个时钟信号的高低偏移)。

第一电容器C1耦接在第一上部对即交替相位开关S1(P1)和S2(P2)与第一支路对即交替相位开关S4(P1)和S6(P2)之间。第二电容器C2耦接在第二上部对即交替相位开关S2(P2)和S3(P1)与第二支路对即交替相位开关S5(P2)和S7(P1)之间。在一个实施方式中，电容器具有相同的值，约10微法拉。通过相对小的电感器L(例如，约10nH)耦接要在节点102处被放大3倍的输入电压V_IN，其输出是电压Vx，输出电压Vx如所示出的耦接在3个串联连接的开关S1-S3与第一并联支路即2个串联连接的开关S4、S6和第二并联支路即2个串联连接的开关S5、S7之间。在启动时段期间，在电容器C1和C2充电之后，电感器L限制流入DC至DC变换器电路100的电流。

在所示配置中，在启动时段之后，升压型DC至DC变换器电路100以如下绝热模式操作：通过包括非电容性元件例如一个或更多个电感器和/或磁性元件来限制由于在交替操作阶段期间在电容器C1与C2之间转移电荷而引起的电流变化。以虚线框104为界所示的开关S1-S7和支持电路(例如时钟相位产生电路，未示出)可以被制造为集成电路(IC)的“片上”部件。电容器C1、C2也可以制造在片上，但是通常使用片外电容器(如图1所示)。例如，特别地可以在2018年3月13日提交的题为“Selectable Conversion Ratio DC-DCConverter”的美国专利申请第15/920,327号中找到Dickson变换器的配置和操作的其他细节。例如，可以在2015年5月25日发布的题为“Partial Adiabatic Conversion”的美国专利第9,041,459号和2018年1月30日发布的题为“DC-DC Converter with Modular Stages”的美国专利第9,882,471号中找到关于绝热DC至DC变换电路的其他信息。

如果在经受启动浪涌电流的电路路径中不使用VLOFET，则图1所示的升压型DC至DC变换器电路100可以良好地工作，因为存在足够的电路路径(包括常规FET)电阻来限制电流。然而，由于这样的电路路径电阻，这样的电路将具有较低的效率。试图使用低电阻VLOFET代替常规FET以提高效率会引起如下问题：如果在经受启动浪涌电流的电路路径中使用VLOFET，则VLOFET基本上不会对电流呈现任何电阻。

例如，在图1所示的升压型DC至DC变换器电路100中，在电容器C1和C2充电时，在电路启动时的相对短的时间段期间会出现启动浪涌电流。一旦电路运行，则在每个时钟周期电容器C1和C2被预充电，并且浪涌电流停止，并且因此实现工作状态或平衡。当在V_IN处施加电压并且首次开始计时时，在时钟相位P1期间开关S7导通，使电流以从V_IN到地的电流路径流经FET开关S3、S7的体-漏二极管D3、D7(开关S3不会导通，因为没有足够高的电压来其导通，但是二极管D3传导电流)。体-漏二极管D1-D7切换电路100中的电荷，直到有足够的电压来通过FET启动正常受控切换。因此，二极管D1-D7启动电荷泵送操作，但是随着电压的升高，开关S1-S7开始接管。二极管具有约0.7V的电压降，因此它们将降低效率直到开关完全激活，这在电路100已经稳定且已达到期望的输出电压时发生。

将VLOFET用于开关S1-S7将引起非常显著的从V_IN到地的浪涌电流。更具体地，在时钟相位P1期间，在开关S7导通并且二极管D3传导电流的情况下，电容器C2的底板通过VLOFET开关S7有效接地，并且VLOFET开关S3使得基本上不受限制且不受调节的电流经由二极管D3流到电容器C2的顶板上。开关S1和S6会发生类似的问题，但启动浪涌电流会略低。例如，在启动期间，开关S6将导通并且二极管D3和D2将使得电荷流到电容器C1上。

图2示出了在针对所有开关使用VLOFET的图1所示类型的一个建模电路中，通过电感器L的启动浪涌电流随时间的图表200。当输出在负载出现之前稳定时，浪涌电流在数微秒内达到160安培，然后在大约80μS处下降到数十毫安。在此示例中，负载在大约100μS处出现，此时工作电流增加至大约9安培。作为对这样的高浪涌电流的后果的说明，在电池供电的电路中，上拉160安培的电流即使达数微秒也可能对电池以及电流路径中的其他电路(包括升压型DC至DC变换器电路100)造成损坏。使用VLOFET时的这种启动浪涌高电流问题不仅在如图1所示的升压型DC至DC变换器电路中出现，也在经受启动浪涌电流的电路路径中使用VLOFET的其他类型的升压型DC至DC变换器电路中出现。更普遍地，在启动电流路径中使用VLOFET的许多类型的电路中，可能都会出现高启动浪涌电流。

可以通过使电感器L变大(从而限制通过电感器的电流的变化率)或者通过在电流路径(例如，开关S7的电流路径)的某处使用相对高电阻的FET(例如1欧姆至2欧姆)或者通过在电流路径的某处(例如，在开关S7与地之间)包括电阻器来限制这样的启动浪涌电流。然而，这样的方法降低了电路的效率，基本上抵消了最初通过使用VLOFET所寻求的效率益处。例如，足够大的电感器对电路面积、高度、成本以及性能产生负面影响。此外，这样的部件中的过程-电压-温度(PVT)变化降低了这样的电路的批量生产的平均效率，并且引起其他的已知问题。

因此，需要用于限制在经受启动浪涌电流的电路路径中使用VLOFET的电路(例如，升压型DC至DC变换器电路)中的启动浪涌电流的电路和方法。本发明满足这种需求并提供附加益处。

发明内容

本发明包括用于限制在经受启动浪涌电流的电路路径中使用极低欧姆FET(VLOFET)的电路(例如升压型DC至DC变换器电路)中的启动浪涌电流的电路和方法。本发明的实施方式包括电流镜驱动器电路，该电流镜驱动器电路可以耦接至VLOFET的栅极以形成限制流经VLOFET的电流的电流镜。电流镜驱动器电路提供脉冲操作，使得耦接的VLOFET在启动时段期间仍在截止状态与限流模式之间切换。

通过在经受启动浪涌电流的电路路径中结合使用电流镜驱动器电路和VLOFET，可以将浪涌电流调节到可接受的水平。特别地，在经受启动浪涌电流的电路路径中不需要附加的阻抗来限制浪涌电流，从而避免了效率损失。可以用N型FET或P型FET或者两者的组合(特别是CMOS FET)来实现实施方式。

尽管在升压型DC至DC变换器电路的背景下描述了各种实施方式，但是本发明的实施方式可以更普遍地在使用经受启动浪涌电流的VLOFET的电路中使用。

在附图和以下描述中阐明本发明的一个或更多个实施方式的细节。根据说明书和附图以及根据权利要求书，本发明的其他特征、目的和优点将变得明显。

附图说明

图1是现有技术的升压型DC至DC变换器电路的示意图。

图2示出在针对所有开关使用VLOFET的图1所示类型的一个建模电路中，通过电感器L的启动浪涌电流随时间的图表200。

图3是用于将VLOFET用作开关的升压型DC至DC变换器电路(未整体示出)的浪涌电流受限电路的示意图。

图4A是包括VLOFET和第一实施方式的电流镜驱动器电路的电流镜的示意图。

图4B是包括VLOFET和PFET实施方式的电流镜驱动器电路的电流镜的示意图。

图5是包括VLOFET和第二实施方式的电流镜驱动器电路的电流镜的示意图。

图6是包括VLOFET和第三实施方式的电流镜驱动器电路的电流镜的示意图。

图7是包括VLOFET和第四实施方式的电流镜驱动器电路的电流镜的示意图。

图8是用于限制通过VLOFET的浪涌电流的第一方法的处理流程图。

图9是用于限制通过具有至少一个VLOFET的升压型DC至DC变换器电路的浪涌电流的第一方法的处理流程图。

在各个附图中，相似的附图标记和标记指示相似的元件。

具体实施方式

本发明包括用于限制在经受启动浪涌电流的电路路径中使用极低欧姆FET(VLOFET)的电路(例如升压型DC至DC变换器电路)中的启动浪涌电流的电路和方法。本发明的实施方式包括电流镜驱动器电路，该电流镜驱动器电路可以耦接至VLOFET的栅极以形成限制通过VLOFET的电流的电流镜。通过在经受启动浪涌电流的电路路径中结合使用电流镜驱动器电路和VLOFET，可以将浪涌电流调节到可接受的水平。

特别地，在经受启动浪涌电流的电路路径中不需要附加阻抗来限制浪涌电流，从而避免了效率损失。可以用N型FET或P型FET或者两者的组合(包括CMOS FET)来实现实施方式。

尽管在升压型DC至DC变换器电路的背景下描述了各种实施方式，但是本发明的实施方式可以更普遍地在使用经受启动浪涌电流的VLOFET的电路中使用。

通用浪涌电流限制器电路

图3是用于将VLOFET用作开关的升压型DC至DC变换器电路(未整体示出)的浪涌电流受限电路300的示意图。升压型DC至DC变换器电路可以是图1所示类型的基于电容器的电荷泵(即Dickson升压型DC至DC变换器电路，包括倍增因子为3的Dickson升压型DC至DC变换器电路)，但也可以是使用经受启动浪涌电流的VLOFET的任何升压型DC至DC变换器电路。

在图3中，单个VLOFET 302被示为包括多个并联的FET M1-Mn，其栅极全部均互连；相应地，FET M1-Mn作为单元切换状态。因此，VLOFET 302表现地像具有单个控制栅极的单个FET。每个单独的FET M1-Mn包括对应的体-漏二极管D1-Dn。单独的FET M1-Mn的数量n可以达到数百或数千或者更多，并且是特定于应用的。尽管示意性地示出了N型FET，但是也可以使用包括P型FET的VLOFET 302，其中某些电路的极性进行了适当改变(也参照下面的图4B)。VLOFET 302可以例如用于图1的升压型DC至DC变换器电路100的开关S1-S7以提供高效率。

在此示例中，FET M1-Mn的栅极通常连接至两个互补时钟相位P1或P2之一，以进行正常的启动后操作。然而，在变换器电路作为整体启动期间，FET M1-Mn的栅极连接至电流镜驱动器电路304。电流镜驱动器电路304耦接至通用电路电源电压V_IN和两个互补时钟相位P1或P2之一的源，所述两个互补时钟相位P1或P2与耦接至所连接的VLOFET 302的时钟相位(未示出)相对应。电流镜驱动器电路也可以连接至在不同位置使用的多个不同FET，只要多个不同FET具有相同的源电压并共享相同的时钟相位。

电流镜驱动器电路304和VLOFET 302的组合包括电流镜。如本领域中已知的，电流镜是如下电路：该电路被设计为通过(在电流镜驱动器电路304内的)一个有源器件复制基准电流(或通过使构成器件的大小成比例，复制基准电流的分数或倍数)以控制另一个有源器件(VLOFET 302)中的电流。只要对于有源器件栅-源电压相同，就可以将基准电流放大器件的数量的比例。电流镜的一个重要特性是：通过电流受控的有源器件的输出电流基本保持恒定而与负载无关。因此，通过至少临时地将经受启动浪涌电流的电路路径中的至少某些VLOFET 302配置为电流镜，可以将这样的浪涌电流调节到可接受的水平。

在某些实施方式中，图1所示类型的升压型DC至DC变换器电路100中的每个VLOFET302都可以与电流镜驱动器电路304配对。替选地，电流镜驱动器电路304可以仅与在变换器电路“边缘”处的、在变换器电路的其余部分与电路接地之间的那些VLOFET 302配对。例如，参照图1，仅开关S1、S6和S7需要与电流镜驱动器电路304配对，以限制整个变换器电路中的启动浪涌电流。

电流镜驱动器电路304提供脉冲操作，使得VLOFET 302在启动时段期间仍在截止状态与限流模式之间切换。一旦针对整个升压型DC至DC变换器电路达到操作平衡，就可以将电流镜驱动器电路304切出电路，并且可以通过FET M1-Mn的栅极将适当的时钟相位(P1或P2)切入电路中。替选地，电流镜驱动器电路304可以被重新配置成在达到操作平衡之后向VLOFET 302提供正常的时钟相位电压值。

可以以各种方式实现电流镜驱动器电路304。以下是非常适于与VLOFET 302一起在升压型DC至DC变换器电路中使用的电流镜驱动器电路304的若干实施方式。

电流镜驱动器电路的第一实施方式

图4A是包括VLOFET 302和第一实施方式的电流镜驱动器电路304的电流镜400的示意图。所示的电流镜驱动器电路304包括其漏极耦接至电流源402的二极管连接的N型FETM0，电流源402转而耦接至源电压V_IN。在许多实施方式中，FET M0与VLOFET 302中的FET M1-Mn典型地具有相同的类型并且理想地具有相同的物理参数(例如，每个指状物的栅极宽度、栅极长度、类型等)，以便优化器件之间的电流匹配。基准电流I_REF由电流源402提供，电流源402优选地被设计为在PVT变化期间是不变的(这是常规的)。在所示的实施方式中，FET M0的栅极作为电压供应耦接至差分放大器404。放大器404可以是例如具有低输出阻抗的运算放大器(opamp)。

放大器404的输出耦接至放大器404的反相(“-”)输入端。放大器404的同相(“+”)输入端耦接至与通常提供给VLOFET 302的时钟相位匹配的时钟(P1或P2)。在所示示例中，单刀双掷(SPDT)开关Sw使得VLOFET 302的FET M1-Mn的栅极耦接至放大器404的输出或者耦接至通常提供给VLOFET 302的时钟相位。由于FET M0通常不能直接驱动VLOFET 302器件的n个栅极，因此，放大器404的输出应具有能够驱动VLOFET 302中的大量单独的FET M1-Mn的栅极的高驱动强度。

可以以已知方式使用FET来实现SPDT开关Sw。虽然SPDT开关Sw被示为在电流镜驱动器电路304的外部，但是它也可以被包括为电流镜驱动器电路304的一部分。例如，开关S_W可以位于放大器404的电压供应输入处以在V_IN或二极管电压之间进行切换。替选方案将是使放大器404的输出处于三态(即，设置为高阻抗)并且在启动浪涌电流时段期间使用放大器404时使用处于三态的缓冲器(未示出)来驱动FET M1-Mn。更一般地，通常期望将开关Sw放置在电流受限的地方。由于FET M1-Mn相对大，因此它们需要大量的电荷来关断和导通。将开关Sw直接耦接至FET M1-Mn的栅极意指开关Sw处于高电流路径中，因此开关Sw本身将需要是低电阻的。因此，优选地将开关Sw放置在低电流点(例如，位于放大器404的电压供应输入处)，或者可以使用将驱动FET M1-Mn的栅极的两个部件(例如，放大器404和缓冲器)，其中所述部件之一始终处于高输出阻抗截止状态。

在所示的示例中，假设V_IN为大约2.5V至大约5V，时钟信号P1和P2具有与V_IN基本相同的电压，并且跨二极管连接的FET M0生成的电压(“二极管电压”)为大约1.2V至大约1.5V；因此，V_IN大于二极管电压。如所示出的，放大器404被配置为电压跟随器，因此放大器404的输出与同相(“+”)输入端相同。当时钟在0V处时，放大器404的输出电压将驱动至地。当时钟在P1或P2处(因此在大约V_IN处)时，放大器404尝试将其输出驱动至V_IN，但是由于其电压供应是跨FET M0的二极管电压，因此放大器404无法驱动其输出高于二极管电压输入供应。因此，放大器404(并且因此电流镜驱动器电路304)输出在从0V到M0 FET的二极管电压的范围内的脉冲电压。

结果，当电流镜驱动器电路304可操作地(例如，通过图4A所示的配置中的SPDT开关Sw)耦接至FET M1-Mn时，VLOFET 302的电流受限，从而通过M0 FET镜像基准电流I_REF。在所示的实施方式中，如果FET M0和FET M1-Mn具有相同的大小，并且I_REF＝1mA且n＝10,000，则VLOFET 302的电流将被限制为大约10,000×1mA或者大约10安培。在达到操作平衡之后，在所示的示例中，SPDT开关Sw切换至全电压时钟输入(例如，P1或P2)以正常控制FET M1-Mn。因此，就功能而言，在所示实施方式中，开关Sw被配置成将被限于第一电压范围(例如，从0V到M0 FET的二极管电压)的缩减范围的时钟信号(P1或P2)或者具有第二较宽电压范围(例如，从0V到大约V_IN)的全范围时钟信号(P1或P2)施加至FET M1-Mn的栅极。但是，对于特定应用，可以适当地使用缩减范围的时钟信号和/或全范围时钟信号的其他电压范围。

图4A的电流镜驱动器电路304以N型FET电路实现。电流镜驱动器电路304也可以以P型FET电路实现。例如，图4B是包括PFET VLOFET302和PFET电流镜驱动器电路304的电流镜420的PFET实施方式的示意图。考虑到某些连接和部件的极性的必要反转——包括将FETM0的源极耦接至V_IN以及将FET M0的漏极和栅极耦接至基准电流I_REF流过的电流源422，所示出的电路基本上是与图4A中所示的N型FET电路对偶的P型FET。二极管电压被施加至放大器404的标称电路接地端，并且V_IN被施加至放大器404的电压供应输入。

如图4A的示例中所示，虽然SPDT开关Sw被示为在电流镜驱动器电路304的外部，但是它也可以被包括为电流镜驱动器电路304的一部分。例如，开关S_W可以位于放大器404的标称电路接地端处，以在二极管电压或者使VLOFET 302中的PMOS器件完全导通的开关电压之间进行切换。替选方案将是使放大器404的输出处于三态(即，设置为高阻抗)并且在启动浪涌电流时段期间使用放大器404时使用处于三态的缓冲器(未示出)来驱动FET M1-Mn。

电流镜驱动器电路的第二实施方式

图5是包括VLOFET 302和第二实施方式的电流镜驱动器电路304的电流镜500的示意图。在该NMOS实施方式中，FET M0的栅极耦接至被配置为电压跟随器的差分放大器404的同相输入端，而至放大器404的电压供应为V_IN。放大器404用于缓冲跨FET M0的二极管电压，因为放大器404的输出电压将跟踪被施加至同相(“+”)输入端的二极管电压。放大器404的输出还耦接至串联连接的第一栅极驱动反相器502和第二栅极驱动反相器504的电压供应输入(反相器502、504的电路接地连接未示出)。第一栅极驱动反相器502具有耦接至与通常提供给VLOFET 302的时钟相位匹配的时钟(P1或P2)的输入。如本领域普通技术人员将理解的，考虑到某些连接和部件的极性的必要反转，可以类似地对PMOS实施方式进行配置。

在所示的示例中，SPDT开关Sw使得VLOFET 302的FET M1-Mn的栅极耦接至第二栅极驱动反相器504的输出或者耦接至通常提供给VLOFET 302的时钟相位。与图4A和图4B所示的实施方式一样，电流镜驱动器电路304输出在从0V到M0 FET的二极管电压的范围内的脉冲电压。结果，VLOFET 302的电流受限，从而通过M0 FET镜像基准电流I_REF。在达到操作平衡之后，SPDT开关Sw切换至时钟输入(例如，P1或P2)以正常控制FET M1-Mn。与图4A和图4B的示例中一样，虽然SPDT开关Sw被示为在电流镜驱动器电路304的外部，但是它也可以被包括为电流镜驱动器电路304的一部分。例如，开关S_W可以位于放大器404的同相(“+”)输入端以在V_IN或二极管电压之间进行切换。替选地，开关Sw可以连接至反相器的电源，从而在二极管电压或V_IN之间切换反相器。

电流镜驱动器电路的第三实施方式

图6是包括VLOFET 302和第三实施方式的电流镜驱动器电路304的电流镜600的示意图。在该实施方式中，FET M0的栅极耦接至缓冲器602(例如，小型逻辑缓冲器)的电压供应输入，至该缓冲器602的输入是与通常提供给VLOFET 302的时钟相位匹配的时钟(P1或P2)。缓冲器602的输出耦接至被配置为电压跟随器并且具有电压供应V_IN的差分放大器404的同相(“+”)输入端。缓冲器602用于将时钟电压(其从大约V_IN到0V)电平移位至从二极管电压到0V的范围。放大器404用于进一步缓冲缓冲器602的输出，因此放大器404的输出电压将跟踪被施加至同相(“+”)输入端的在从二极管电压至0V的范围内的电压。如本领域普通技术人员将理解的，考虑到某些连接和部件的极性的必要反转，可以类似地对PMOS实施方式进行配置。

在所示的示例中，SPDT开关Sw使得VLOFET 302的FET M1-Mn的栅极耦接至放大器404的输出或者耦接至通常提供给VLOFET 302的时钟相位。与上面的实施方式一样，电流镜驱动器电路304输出在从0V到M0 FET的二极管电压的范围内的脉冲电压，因此，VLOFET 302的电流受限，从而通过M0 FET镜像基准电流I_REF。再次，在达到操作平衡之后，SPDT开关Sw切换至时钟输入(例如，P1或P2)以正常控制FET M1-Mn。与图4A、图4B和图5的示例中一样，虽然SPDT开关Sw被示为在电流镜驱动器电路304的外部，但是它也可以被包括为电流镜驱动器电路304的一部分。例如，开关S_W可以位于在二极管电压或V_IN之间的缓冲器602的电压供应输入处。

电流镜驱动器电路的第四实施方式

在图4A、图4B、图5和图6中示出的实施方式的SPDT开关Sw使得能够在达到操作平衡之后将电流镜驱动器电路304切出电路，因此基本上消除了电流镜驱动器电路304可能对使用一个或更多个VLOFET 302的变换器的正常操作具有的任何影响。但是，如上所述，在替选实施方式中，电流镜驱动器电路304电路本身可以被重新配置成：在达到操作平衡后，向VLOFET 302的FET M1-Mn施加适当的时钟相位(例如，P1或P2)以正常控制FET M1-Mn。

例如，图7是包括VLOFET 302和第四实施方式的电流镜驱动器电路304的电流镜700的示意图。所示的电流镜驱动器电路304基本上是图4A中所示的电路，除了SPDT重新配置开关Sw'使得放大器404的电压输入耦接至FET M0的栅极(即，二极管电压)或者耦接至V_IN。在启动时段期间，FET M0的栅极通过重新配置开关Sw'耦接至放大器404的电压供应输入，并且如以上关于图4A所示的电流镜驱动器电路304所描述的，VLOFET 302的电流受限。在达到操作平衡之后，V_IN通过重新配置开关Sw'耦接至放大器404的电压供应输入。由于时钟输入(例如，P1或P2)的电压基本上是V_IN并且放大器404被配置为电压跟随器，因此时钟输入基本上通过电流镜驱动器电路304至VLOFET 302的控制栅极。因此，放大器404的输出将在0V与时钟输入电压脉冲之间交替，并提供对VLOFET 302的FET M1-Mn的正常控制。

因此，重新配置开关Sw'基本上实现电流镜驱动器电路304的两种工作模式：限流模式，在限流模式下，电流镜驱动器电路304限制VLOFET 302中的电流；以及直通模式，在直通模式下，电流镜驱动器电路304将时钟(例如，P1或P2)传递至VLOFET 302的控制栅极。例如，可以针对限流模式下的操作，单独根据时间设置时间段、或者将时间段设置成直到达到变换器电路操作平衡或者直到由检测电路测量到浪涌电流低于指定水平，或者通过任何其他合适的标准来设置时间段。此外，例如当由检测电路测量的通过VLOFET 302的电流超过指定水平时，可以出于非启动目的启用限流模式。

如应当理解的，图4B、图5和图6的电流镜驱动器电路304也可以修改成包括类似的重新配置开关Sw'以允许限流模式和直通模式，在限流模式下，电流镜驱动器电路304限制VLOFET 302中的电流，在直通模式下，电流镜驱动器电路304将时钟(例如，P1或P2)传递至VLOFET 302的控制栅极。

方法

本发明的另一方面包括用于限制通过VLOFET的电流的方法，以及用于限制通过具有至少一个VLOFET的升压型DC至DC变换器电路的电流的方法。例如，图8是用于限制通过VLOFET的电流的第一方法的处理流程图800。VLOFET包括被配置成耦接至或可耦接至时钟相位的源的控制栅极。该方法包括：将电流镜驱动器电路耦接至VLOFET的控制栅极并且耦接至时钟相位的源(框802)，以及将被电流镜驱动器电路限于第一电压范围的时钟相位或者被限于第二较宽电压范围的时钟相位选择性地施加至VLOFET的控制栅极，其中，电流镜驱动器电路和VLOFET在耦接的情况下，包括在时钟相位被限于第一电压范围时限制流经VLOFET的电流的电流镜(框804)。

作为另一示例，图9是用于限制通过具有至少一个VLOFET的升压型DC至DC变换器电路的浪涌电流的第一方法的处理流程图900。VLOFET包括被配置成耦接至或可耦接至相关联的时钟相位的源并且连接在经受启动浪涌电流的电路路径中的控制栅极。该方法包括：将至少一个VLOFET的控制栅极耦接至对应的电流镜驱动器电路，该对应的电流镜驱动器电路被配置成耦接至通用电路电源电压和相关联的时钟相位的源(框902)；以及将电流镜驱动器电路耦接至开关，所述开关被配置成将被电流镜驱动器电路限于第一电压范围的时钟相位或者被限于第二较宽电压范围的时钟相位选择性地施加至至少一个VLOFET的控制栅极，其中，至少一个VLOEFT和对应的电流镜驱动器电路在耦接的情况下，包括在时钟相位被限于第一电压范围时限制流经至少一个VLOFET的浪涌电流的电流镜(框904)。

上述方法还可以包括以下中的一项或更多项：其中，对应的电流镜驱动器电路向至少一个VLOFET的控制栅极输出脉冲电压；还包括在时间段期间施加被限于第一电压范围的时钟相位，并且在时间段之后施加被限于第二较宽电压范围的时钟相位；其中，对应的电流镜驱动器电路能够重新配置成启用限流操作模式和直通模式，在限流操作模式下，对应的电流镜驱动器电路限制在至少一个VLOFET中流动的电流，在直通模式下，相关联的时钟相位传递至至少一个VLOFET的控制栅极；其中，与至少一个VLOFET对应的电流镜驱动器电路包括差分放大器和耦接至基准电流并且具有栅极的二极管连接的场效应晶体管(FET)，所述差分放大器具有耦接至或可耦接至至少一个VLOFET的控制栅极的输出、耦接至相关联的时钟相位的源的同相输入、耦接至该输出的反相输入以及耦接至二极管连接的FET的栅极的电压供应输入或接地端之一；其中，与至少一个VLOFET对应的电流镜驱动器电路包括耦接至基准电流并且具有栅极的二极管连接的场效应晶体管(FET)、差分放大器、第一栅极驱动反相器和第二栅极驱动反相器，所述差分放大器具有输出、耦接至二极管连接的FET的栅极的同相输入、耦接至输出的反相输入、以及耦接至通用电路电源电压的电压供应输入，所述第一栅极驱动反相器具有耦接至相关联的时钟相位的源的输入、耦接至放大器的输出的电压供应输入、以及输出，所述第二栅极驱动反相器具有耦接至第一栅极驱动反相器的输出的输入、耦接至放大器的输出的电压供应输入以及耦接至或可耦接至至少一个VLOFET的控制栅极的输出；其中，与至少一个VLOFET对应的电流镜驱动器电路包括耦接至基准电流并且具有栅极的二极管连接的场效应晶体管(FET)、缓冲器和差分放大器，所述缓冲器具有耦接至相关联的时钟相位的源的输入、耦接至二极管连接的FET的栅极的电压供应输入、以及输出，所述差分放大器具有耦接至或可耦接至至少一个VLOFET的控制栅极的输出、耦接至缓冲器的输出的同相输入、耦接至输出的反相输入以及耦接至通用电路电源电压的电压供应输入；其中，升压型DC至DC变换器电路是基于电容器的电荷泵；其中，升压型DC至DC变换器电路是Dickson升压型DC至DC变换器电路；其中，升压型DC至DC变换器电路是倍增因子为3的Dickson升压型DC至DC变换器电路；其中，电流镜驱动器电路以N型FET电路或P型FET电路之一实现；其中，电流镜驱动器电路以FET电路实现，并且在处于限流模式下时，这些FET在饱和区域中工作，并且在不处于限流模式下时，在三极管区域中工作；和/或，其中，电流镜限制流经至少一个VLOFET的相应体二极管的浪涌电流。

益处，制造技术和选择

通过在经受启动浪涌电流的电路路径中结合使用电流镜驱动器电路和VLOFET，可以通过最少的附加电路将浪涌电流调节到可接受的水平，因此实现使用常规的浪涌电流限制技术无法实现的高效率(例如，95％-98％)的升压型DC至DC变换器电路。

本发明的某些实施方式的电流镜电路的另一益处是：由于电流镜的电流限制特性根据电流镜驱动器电路304的基准FET M0的大小与VLOFET 302的FET M1-Mn的大小的比例，并且该比例在PVT变化期间保持不变，因此这样的电路基本上不易受到过程-电压-温度(PVT)变化的影响。

在电流镜配置中将电流镜驱动器电路304与VLOFET 302组合在一起的另一益处是：通过选择电流镜驱动器电路304的电路参数，给予电路设计者对浪涌电流时间的完全控制。需要一定量的电荷以使升压型DC至DC变换器电路100达到其可操作状态(即，平衡)。电流仅是电荷流动的速率。使用VLOFET的常规升压型DC至DC变换器电路100设计将在短时间量内不可控制地转储所需的电荷，从而导致上述问题。包括电流镜驱动器电路304和VLOFET302的组合的升压型DC至DC变换器电路100在较长时间内控制电荷流动。后一种情况提供了已知的充电时间以及受限的受控电流；前一种情况这两者均未提供。这样的控制例如作为安全检查可能是有用的，并且在所有电源电路设计中安全都是至关重要的。例如，DC至DC变换器电路典型地将包括定时器和监测器电路，该监测器电路检查在某个时间段结束时输出电压是否处于应有的位置(例如，在X微秒内处于目标值的95％以上)；如果没有，则可以采取补救动作(例如，使电路断电)。在常规的升压型DC至DC变换器电路100的设计中，必须考虑PVT变化，并且相应地，时间段将需要足够长以覆盖单元至单元的变化，从而导致较长的启动时间。如果电路显示快速上电时间但是需要长时间段，则这样的情况可能是危险的，因为直到该时间段结束才能检测到错误。本发明的实施方式不易受PVT变化的影响，并且使得能够知道准确的启动时间，从而通过缩短定时器和监测电路的测量时间段来减少潜在的危险。

如在本公开内容中所使用的，术语“MOSFET”意指具有绝缘栅并且包括金属或类金属、绝缘体和半导体结构的任何场效应晶体管(FET)。术语“金属”或“类金属”包括至少一种导电材料(例如铝、铜或其他金属，或者高掺杂的多晶硅、石墨烯或其他导电体)，“绝缘体”包括至少一种绝缘材料(例如氧化硅或其他介电材料)，并且“半导体”包括至少一种半导体材料。

如对于本领域的普通技术人员应当明显的，可以实现本发明的各种实施方式以满足各种各样的规格。除非以上另有说明，否则选择合适的部件值是设计选择的问题，并且本发明的各种实施方式可以以任何合适的集成电路(IC)技术(包括但不限于MOSFET结构)或以混合或分立电路形式来实现。可以使用任何合适的衬底和工艺来制造集成电路实施方式，任何合适的衬底和工艺包括但不限于标准体硅、绝缘体上硅(SOI)和蓝宝石上硅(SOS)。除非以上另有说明，否则本发明可以以诸如双极、GaAs HBT、GaN HEMT、GaAs pHEMT和MESFET技术的其他晶体管技术来实现。然而，上述发明构思对基于SOI的制造工艺(包括SOS)以及具有相似特性的制造工艺特别有用。以SOI或SOS上的CMOS工艺进行制造使得电路具有低功耗、由于FET堆叠而在操作期间承受高电力信号的能力、良好的线性度以及高频操作(即，高达并且超过50GHz的射频)。单片IC的实现方式特别有用，因为通过精心设计，通常可以将寄生电容保持为低(或保持在最小值处，在所有单元上保持均匀，允许对其进行补偿)。

依赖于特定规范和/或实现技术(例如，NMOS、PMOS或CMOS以及增强模式或耗尽模式的晶体管器件)，可以调整电压电平和/或将电压和/或逻辑信号极性反转。在本发明的实施方式中的各种FET启用的情况下，在限流模式下，各种FET可以在其饱和区域(其中FET的行为类似于压控电流源)中操作，并且当不在限流模式下时(即，当响应于所施加的时钟相位在导通与截止之间切换时)，各种FET可以在其三极管区域(其中FET的行为类似于压控电阻器)中工作。可以根据需要例如通过如下方式来调整部件的电压、电流和电力处理能力：调整器件大小、连续“堆叠”部件(尤其是FET)以承受更大的电压和/或使用多个并联的部件来处理更大的电流或降低电阻。可以添加附加的电路部件以增强所公开的电路的性能和/或在不显著改变所公开的电路的功能的情况下提供附加的功能。

结论

已经描述了本发明的多个实施方式。应当理解，在不脱离本发明的精神和范围的情况下可以进行各种修改。例如，上述步骤中的某些步骤可以与顺序无关，因此可以按照与所描述的顺序不同的顺序来执行这些步骤。此外，上述步骤中的某些步骤可以是可选的。可以以重复、串行或并行的方式执行关于以上标识的方法所描述的各种活动。

应当理解，以上描述旨在说明而不是限制本发明的范围，本发明的范围由所附权利要求书的范围限定，并且其他实施方式也在权利要求书的范围内。特别地，本发明的范围包括所述权利要求书中阐述的一种或更多种处理、机器、制造或物质组成的任何和所有可行的组合。(请注意，权利要求书元素的括号标签是为了方便引用这样的元素，并且其本身并不指示元素的特定必需顺序或枚举；此外，这样的标签可以在从属权利要求中作为对其他元素的引用而重新使用，而不被视为引起冲突的标签序列)。