阅读说明：本技术 一种用于集成芯片上的高精度小体积基准电流源电路 (High-precision small-volume reference current source circuit for integrated chip ) 是由 袁少敏 于 2020-06-12 设计创作，主要内容包括：本发明提供了一种用于集成芯片上的高精度小体积基准电流源电路,通过将两个具有相同温度变化特性斜率的电流以差的形式进行叠加获得基准电流；本发明包括包括CTAT电流产生电路和基准电流产生电路；CTAT电流产生电路将MOS管M4的栅漏极电压转换为电流Ic1；基准电流产生电路将MOS管M17的栅漏极电压转换为电流Ic2,并以差的形式将电流Ic1与电流Ic2在基准电流输出端口IREF支路进行叠加；本发明输出基准电流的精度不受生产工艺水平的影响,在具有较高精度的同时又具有较简单的电路结构、较小的体积。(The invention provides a high-precision small-volume reference current source circuit used on an integrated chip, which obtains reference current by superposing two currents with the same temperature change characteristic slope in a difference mode; the invention comprises a CTAT current generating circuit and a reference current generating circuit; the CTAT current generating circuit converts the grid-drain voltage of the MOS transistor M4 into a current Ic 1; the reference current generation circuit converts the gate-drain voltage of the MOS transistor M17 into a current Ic2, and superposes the current Ic1 and the current Ic2 on an IREF branch of a reference current output port in a difference mode; the precision of the output reference current of the invention is not influenced by the production process level, and the invention has higher precision, simpler circuit structure and smaller volume.)

一种用于集成芯片上的高精度小体积基准电流源电路

技术领域

本发明涉及基准电流源电路系统的设计，尤其涉及的是，一种用于集成芯片上的高精度小体积基准电流源电路的设计。

背景技术

传统基准电流源电路常基于带隙基准电路结构进行构建。该种电路由于需要两个完全相同的三极管，其精度受生产工艺的影响很大。并且，基于带隙基准电路结构的电流源电路在功耗及体积方面也并不完全令人满意。本发明针对以上问题提出了一种非带隙基准电路结构的基准电流源电路。本发明提出的电路摆脱了生产工艺对输出基准电流源精度的影响，在具有较高精度的同时又具有较简单的电路结构，即具有较小的体积。

发明内容

本发明所要解决的技术问题是提供了一种用于集成芯片上的高精度小体积基准电流源电路。

本发明的技术方案如下：

一种用于集成芯片上的高精度小体积基准电流源电路包括CTAT电流产生电路和基准电流产生电路。本发明电路中的MOS管M4与MOS管M17具有相同的阈值电压特性，且两MOS管均以二极管连接方式存在于本发明的电路中，其中二极管连接方式指MOS管的栅极与漏极相连接。基于两MOS管的二极管连接方式及相关电路连接结构，MOS管M4与MOS管M17的栅漏极电压均与温度变化成反比。在两MOS管具有相同阈值电压特性的基础上，通过电路连接结构及参数设置，可对MOS管M4与MOS管M17的偏置程度在中反型区进行调整和设定。偏置程度设定后的MOS管M4与MOS管M17的栅漏极电压具有相同的温度变化特性斜率，即当温度变化时两MOS管栅漏极电压的变化量的大小和方向是相同的。CTAT电流产生电路将MOS管M4的栅漏极电压转换为电流Ic1。基准电流产生电路将MOS管M17的栅漏极电压转换为电流Ic2，并以差的形式将电流Ic1与电流Ic2在基准电流输出端口IREF支路进行叠加。由于Ic1和Ic2具有相同的温度变化特性斜率，两电流相减即可完全消除温度变化对叠加后电流的影响，即通过端口IREF可输出独立于温度变化的基准电流。

一种用于集成芯片上的高精度小体积基准电流源电路中，CTAT电流产生电路对MOS管M4的偏置程度在中反型区进行设定，并将MOS管M4的栅漏极电压转换为电流Ic1。CTAT电流产生电路包括MOS管M1至M10，电容C1，电阻R1。MOS管M4的宽长比为8µm:29µm，MOS管M5的宽长比为4µm:7µm，电阻R1的阻值为600kΩ，电容C1的电容值为350pF，MOS管M1与M2的比例为1:1，MOS管M8与M9的比例为1:10，MOS管M6与M7的比例为1:4，MOS管M3与M10的比例为1:10。

CTAT电流产生电路中，MOS管M1的漏极连接电源VCC，MOS管M1的栅极连接MOS管M2的栅极，MOS管M1的源极连接MOS管M3的源极。MOS管M3的源极连接MOS管M2的栅极，MOS管M3的栅极连接MOS管M10的栅极，MOS管M3的漏极连接MOS管M4的漏极。MOS管M4的漏极连接MOS管M5的源极，MOS管M4栅极连接MOS管M4的漏极，MOS管M4的源极接地。MOS管M2的漏极连接电源VCC，MOS管M2的栅极连接MOS管M1的源极，MOS管M2的源极连接MOS管M6的漏极。MOS管M5的源极连接MOS管M3的漏极，MOS管M5的栅极连接MOS管M2的源极，MOS管M5的漏极接地。MOS管M6的漏极连接MOS管M5的栅极，MOS管M6的栅极连接MOS管M7的栅极，MOS管M6的源极接地。MOS管M7的漏极连接MOS管M8的源极，MOS管M7的栅极连接MOS管M6的漏极，MOS管M7的源极接地。MOS管M8的漏极连接电源VCC，MOS管M8的栅极连接MOS管M9的栅极，MOS管M8的源极连接MOS管M3的栅极。MOS管M9的漏极连接电源VCC，MOS管M9的栅极连接MOS管M9的源极，MOS管M9的源极连接MOS管M10的源极。MOS管M10的源极连接MOS管M8的栅极，MOS管M10的栅极连接MOS管M3的栅极，MOS管M10的漏极连接电阻R1的上端，电阻R1的下端接地。电容C1的上端连接MOS管M10的栅极，电容C1的下端接地。

一种用于集成芯片上的高精度小体积基准电流源电路中，基准电流产生电路对MOS管M17的偏置程度在中反型区进行设定，使MOS管M17的栅漏极电压的温度变化特性斜率与MOS管M4的栅漏极电压的温度变化特性斜率相同。基准电流产生电路将MOS管M17的栅漏极电压转换为电流Ic2，并以差的形式将电流Ic1与电流Ic2在基准电流输出端口IREF支路进行叠加。基准电流通过端口IREF输出。基准电流产生电路包括MOS管M11至M23，电阻R2，基准电流输出端口IREF。MOS管M17的宽长比为17µm:4µm，MOS管M19的宽长比为8µm:5µm，MOS管M11与M12的比例为1:1，MOS管M11与M18的比例为1:7，MOS管M13与MOS管M14的比例为1:7，MOS管M15与M16的比例为1:1，MOS管M18与M20的比例为1:3，MOS管M9与M21的比例为2:9，MOS管M22与M23的比例为5:7，电阻R2的阻值为600kΩ。

基准电流产生电路中，MOS管M11的漏极连接电源VCC，MOS管M11的栅极连接MOS管M12的栅极，MOS管M11的源极连接MOS管M13的源极。MOS管M12的漏极连接电源VCC，MOS管M12的栅极连接MOS管M11的源极，MOS管M12的源极连接MOS管M15的源极。MOS管M13的源极连接MOS管M11的栅极，MOS管M13的栅极连接MOS管M14的栅极，MOS管M13的漏极连接MOS管M17的漏极。MOS管M14的源极连接MOS管M18的源极，MOS管M14的栅极连接MOS管M13的栅极，MOS管M14的漏极连接电阻R2的上端。MOS管M15的源极连接MOS管M12的源极，MOS管M15的栅极连接MOS管M16的栅极，MOS管M15的漏极接地。MOS管M16的源极连接电阻R2的下端，MOS管M16的栅极连接MOS管M15的源极，MOS管M16的漏极接地。MOS管M17的漏极连接MOS管M13的漏极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的漏极接地。MOS管M18的漏极连接 电源VCC，MOS管M18的栅极连接MOS管M12的栅极，MOS管M18的源极连接MOS管M14的源极。MOS管M19的漏极连接MOS管M13的漏极，MOS管M19的栅极连接MOS管M23的源极，MOS管M19的源极接地。MOS管M20的漏极连接电源VCC，MOS管M20的栅极连接MOS管M18的栅极，MOS管M20的源极连接MOS管M22的源极。MOS管M21的漏极连接电源VCC，MOS管M21的栅极连接MOS管M9的栅极，MOS管M21的源极连接基准电流输出端口IREF。MOS管M22的源极连接MOS管M20的源极，MOS管M22的栅极连接MOS管M23的栅极，MOS管M22的漏极接地。MOS管M23的源极连接MOS管M21的源极，MOS管M23的栅极连接MOS管M22的源极，MOS管M23的漏极接地。

本发明提供了一种用于集成芯片上的高精度小体积基准电流源电路，通过将两个具有相同温度变化特性斜率的电流以差的形式进行叠加获得基准电流。本发明输出基准电流的精度不受生产工艺水平的影响，在具有较高精度的同时又具有较简单的电路结构、较小的体积。

附图说明

图1为本发明的电路结构图。

具体实施方式

为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。

如图1所示，本发明包括包括CTAT电流产生电路和基准电流产生电路。CTAT电流产生电路将MOS管M4的栅漏极电压转换为电流Ic1。基准电流产生电路将MOS管M17的栅漏极电压转换为电流Ic2，并以差的形式将电流Ic1与电流Ic2在基准电流输出端口IREF支路进行叠加。由于Ic1和Ic2具有相同的温度变化特性斜率，两电流相减即可完全消除温度变化对叠加后电流的影响，即通过端口IREF可输出独立于温度变化的基准电流。

如图1所示，CTAT电流产生电路包括MOS管M1至M10，电容C1，电阻R1。MOS管M1的漏极连接电源VCC，MOS管M1的栅极连接MOS管M2的栅极，MOS管M1的源极连接MOS管M3的源极。MOS管M3的源极连接MOS管M2的栅极，MOS管M3的栅极连接MOS管M10的栅极，MOS管M3的漏极连接MOS管M4的漏极。MOS管M4的漏极连接MOS管M5的源极，MOS管M4栅极连接MOS管M4的漏极，MOS管M4的源极接地。MOS管M2的漏极连接电源VCC，MOS管M2的栅极连接MOS管M1的源极，MOS管M2的源极连接MOS管M6的漏极。MOS管M5的源极连接MOS管M3的漏极，MOS管M5的栅极连接MOS管M2的源极，MOS管M5的漏极接地。MOS管M6的漏极连接MOS管M5的栅极，MOS管M6的栅极连接MOS管M7的栅极，MOS管M6的源极接地。MOS管M7的漏极连接MOS管M8的源极，MOS管M7的栅极连接MOS管M6的漏极，MOS管M7的源极接地。MOS管M8的漏极连接电源VCC，MOS管M8的栅极连接MOS管M9的栅极，MOS管M8的源极连接MOS管M3的栅极。MOS管M9的漏极连接电源VCC，MOS管M9的栅极连接MOS管M9的源极，MOS管M9的源极连接MOS管M10的源极。MOS管M10的源极连接MOS管M8的栅极，MOS管M10的栅极连接MOS管M3的栅极，MOS管M10的漏极连接电阻R1的上端，电阻R1的下端接地。电容C1的上端连接MOS管M10的栅极，电容C1的下端接地。

如图1所示，基准电流产生电路包括MOS管M11至M23，电阻R2，基准电流输出端口IREF。MOS管M11的漏极连接电源VCC，MOS管M11的栅极连接MOS管M12的栅极，MOS管M11的源极连接MOS管M13的源极。MOS管M12的漏极连接电源VCC，MOS管M12的栅极连接MOS管M11的源极，MOS管M12的源极连接MOS管M15的源极。MOS管M13的源极连接MOS管M11的栅极，MOS管M13的栅极连接MOS管M14的栅极，MOS管M13的漏极连接MOS管M17的漏极。MOS管M14的源极连接MOS管M18的源极，MOS管M14的栅极连接MOS管M13的栅极，MOS管M14的漏极连接电阻R2的上端。MOS管M15的源极连接MOS管M12的源极，MOS管M15的栅极连接MOS管M16的栅极，MOS管M15的漏极接地。MOS管M16的源极连接电阻R2的下端，MOS管M16的栅极连接MOS管M15的源极，MOS管M16的漏极接地。MOS管M17的漏极连接MOS管M13的漏极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的漏极接地。MOS管M18的漏极连接 电源VCC，MOS管M18的栅极连接MOS管M12的栅极，MOS管M18的源极连接MOS管M14的源极。MOS管M19的漏极连接MOS管M13的漏极，MOS管M19的栅极连接MOS管M23的源极，MOS管M19的源极接地。MOS管M20的漏极连接电源VCC，MOS管M20的栅极连接MOS管M18的栅极，MOS管M20的源极连接MOS管M22的源极。MOS管M21的漏极连接电源VCC，MOS管M21的栅极连接MOS管M9的栅极，MOS管M21的源极连接基准电流输出端口IREF。MOS管M22的源极连接MOS管M20的源极，MOS管M22的栅极连接MOS管M23的栅极，MOS管M22的漏极接地。MOS管M23的源极连接MOS管M21的源极，MOS管M23的栅极连接MOS管M22的源极，MOS管M23的漏极接地。

一种用于集成芯片上的高精度小体积基准电流源电路中，电源VCC为1.3V，输出基准电流为5.5µA，温度系数为21ppm/℃，电源抑制比为-43dB，芯片占用面积为0.08mm2。在0.18µm生产工艺条件下，MOS管M4的宽长比为8µm:29µm，MOS管M5的宽长比为4µm:7µm，MOS管M17的宽长比为17µm:4µm，MOS管M19的宽长比为8µm:5µm。电阻R1的阻值为600kΩ，电阻R2的阻值为600kΩ，电容C1的电容值为350pF。MOS管M1与M2的比例为1:1，MOS管M8与M9的比例为1:10，MOS管M6与M7的比例为1:4，MOS管M3与M10的比例为1:10，MOS管M11与M12的比例为1:1，MOS管M11与M18的比例为1:7，MOS管M13与MOS管M14的比例为1:7，MOS管M15与M16的比例为1:1，MOS管M18与M20的比例为1:3，MOS管M9与M21的比例为2:9，MOS管M22与M23的比例为5:7。

需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。