阅读说明：本技术 光耦合装置及其安装部件 (Optical coupling device and mounting member thereof ) 是由 斋藤圭太 鹰居直也 于 2019-07-15 设计创作，主要内容包括：实施方式提供能够实现大电流输出的光耦合装置及其安装部件。实施方式的光耦合装置具有安装部件、第一MOSFET、第二MOSFET、半导体受光元件、半导体发光元件、第一布线部、第二布线部、第三布线部、以及封固树脂层。半导体受光元件以跨越第一MOSFET与第二MOSFET之间的间隙部的方式与第一MOSFET以及第二MOSFET接合,一方的电极与第一以及第二MOSFET的栅极连接,另一方的电极与第一以及第二MOSFET的源极连接。第一布线部跨越第一直线而连接第一MOSFET的源极和第二MOSFET的源极。第二布线部连接第一引线的弯曲部的前端部和半导体发光元件的一方的电极。第三布线部连接第二引线的弯曲部的前端部和半导体发光元件的另一方的电极。(Embodiments provide an optical coupling device capable of realizing a large current output and a mounting member thereof. The optical coupler according to the embodiment includes a mounting member, a first MOSFET, a second MOSFET, a semiconductor light-receiving element, a semiconductor light-emitting element, a first wiring portion, a second wiring portion, a third wiring portion, and a sealing resin layer. The semiconductor light receiving element is connected to the first MOSFET and the second MOSFET so as to straddle a gap portion between the first MOSFET and the second MOSFET, one electrode is connected to gates of the first MOSFET and the second MOSFET, and the other electrode is connected to sources of the first MOSFET and the second MOSFET. The first wiring portion connects the source of the first MOSFET and the source of the second MOSFET across a first straight line. The second wiring portion connects a tip end portion of the bent portion of the first lead and one electrode of the semiconductor light emitting element. The third wiring portion connects the tip of the bent portion of the second lead and the other electrode of the semiconductor light emitting element.)

光耦合装置及其安装部件

关联申请：本申请享有以日本特许申请2018-233611号(申请日：2018年12月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及光耦合装置及其安装部件。

背景技术

当在1个电子设备内直接结合不同的电源系统时，有时会产生动作不良。

当使用输入输出间被绝缘的光耦合装置时，能够抑制动作不良。例如，在变频空调等中，为了进行交流负载控制而使用多个光耦合器。并且，为了进行半导体自动测试器的信号切换而使用多个光控继电器。

在这些用途中，日益要求大电流输出。

发明内容

实施方式提供能够进行大电流输出的光耦合装置及其安装部件。

实施方式的光耦合装置具有安装部件、第一MOSFET、第二MOSFET、半导体受光元件、半导体发光元件、第一布线部、第二布线部、第三布线部、封固树脂层。上述安装部件具有绝缘基板、输入端子、输出端子、第一芯片板部(die-pad)、第二芯片板部、第一孔贯通电极、第二孔贯通电极。上述绝缘基板具有上表面、第一侧面、与上述第一侧面相反侧的第二侧面、以及下表面。上述输入端子是具有第一引线以及第二引线且设置于上述绝缘基板的上述第一侧面侧的输入端子，上述第一引线具有上述绝缘基板的上述上表面的第一导电区域、在设置于上述第一侧面的切口部的侧壁设置的第二导电区域、以及上述下表面的第三区域，上述第二引线具有上述绝缘基板的上述上表面的第四导电区域、上述第一侧面的第五导电区域、以及上述下表面的第六导电区域。上述输出端子是具有第三引线以及第四引线且设置于上述绝缘基板的上述第二侧面侧的输出端子，上述第三引线具有上述绝缘基板的上述上表面的第七导电区域、设置于上述第二侧面的切口部的第八导电区域、以及上述下表面的第九导电区域，上述第四引线具有上述绝缘基板的上述上表面的第十导电区域、上述第二侧面的第十一导电区域、以及上述下表面的第十二导电区域。上述第一芯片板部设置于上述第一引线与上述第三引线之间的上述绝缘基板的上述上表面。上述第二芯片板部设置于上述第二引线与上述第四引线之间的上述绝缘基板的上述上表面。上述第一孔贯通电极设置在设置于上述绝缘基板的第一贯通孔内，连接上述第一芯片板部与上述第三引线。上述第二孔贯通电极设置在设置于上述绝缘基板的第二贯通孔内，连接上述第二芯片板部与上述第四引线。上述第一引线的上述第一导电区域具有端部包含在包含上述第一侧面的平面内的信号输入部、和沿着上述第一侧面朝向上述第四导电区域延伸的弯曲部。上述第二引线的上述第四导电区域具有端部包含在包含上述第一侧面的上述面内的信号输入部、和沿着上述第一侧面朝向上述第一导电区域延伸的弯曲部。上述第一MOSFET设置在上述第一芯片板部之上，具有与上述第一芯片板部的外缘之一平行的第一侧面。上述第二MOSFET设置在上述第二芯片板部之上，具有与上述第二芯片板部的外缘之一平行的第一侧面。上述半导体受光元件以跨越上述第一MOSFET与上述第二MOSFET之间的间隙部的方式与上述第一MOSFET的表面中的上述第一引线侧以及第二MOSFET的表面中的上述第二引线侧接合，一方的电极与第一以及第二MOSFET的栅极分别连接，另一方的电极与第一以及第二MOSFET的源极分别连接。上述半导体发光元件接合在上述半导体受光元件的表面的受光区域上。上述第一布线部跨越上述间隙部而将上述第一MOSFET中的设置在上述第三引线侧的源极和上述第二MOSFET的上述表面中的设置在上述第四引线侧的源极连接。上述第二布线部将上述第一引线的上述弯曲部的前端部和上述半导体发光元件的一方的电极连接。上述第三布线部将上述第二引线的上述弯曲部的前端部和上述半导体发光元件的另一方的电极连接。上述封固树脂层设置于上述绝缘基板的上述表面、上述输入端子、上述输出端子、上述第一芯片板部、上述第二芯片板部、上述半导体受光元件、以及上述半导体发光元件之上。

附图说明

图1是第一实施方式所涉及的光耦合装置的示意立体图。

图2(a)是安装部件的示意平面图，图2(b)是其示意左侧视图、图2(c)是其示意右侧视图、图2(d)是其示意主视图。

图3(a)是第一实施方式所涉及的光耦合装置的示意平面图、图3(b)是其示意左侧视图、图3(c)是其示意右侧视图。

图4是第一实施方式的沿着A-A线(图3(a))的示意截面图。

图5是表示第一实施方式的第一变形例的相对于温度的导通电阻依存性的曲线图。

图6是比较例的光耦合装置的示意立体图。

图7(a)、图7(b)是表示第一实施方式的光耦合装置的TST的结果的曲线图。

图8是第一实施方式的光耦合装置的等价电路图。

图9是变形例的安装部件的下表面的示意立体图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

图1是第一实施方式的光耦合装置的示意立体图。

光耦合装置具有安装部件、第一MOSFET80、第二MOSFET82、半导体受光元件20、半导体发光元件30、第一布线部62、第二布线部63、第三布线部64、以及封固树脂层99。另外，封固树脂层99在成型前用虚线表示。

第一MOSFET80设置在安装部件的第一芯片板部70之上。第二MOSFET82设置在安装部件的第二芯片板部72之上。2个MOSFET80、82被配置为等间隔且相互对置。当使MOSFET为纵向时，芯片的背面成为漏极区域，并能够经由芯片板部与包括第三引线51以及第四引线52的输出端子50连接，因此能够成为简单构造的光耦合装置。

半导体受光元件20以跨越第一MOSFET80与第二MOSFET82之间的间隙部的方式分别接合在第一MOSFET80的表面的一部分以及第二MOSFET82的表面的一部分。半导体受光元件20的一方的电极与第一以及第二MOSFET80、82的栅极G分别连接，半导体受光元件20的另一方的电极与第一以及第二MOSFET80、82的源极S分别连接。

放射红外光的半导体发光元件30接合在半导体受光元件20的表面的受光区域(通过光电二极管阵列产生光电动势)上。即，本实施方式为MOSFET80、82、半导体受光元件20、以及半导体发光元件30层叠为三层的COC(Chip On Chip)构造。另外，也可以在半导体受光元件20与半导体发光元件30之间设置具有透光性以及绝缘性的粘接层98。封固树脂层(用虚线表示)99设置在安装部件的表面、密封树脂层97、粘接层98、半导体受光元件20、以及半导体发光元件30之上。

第一实施方式所涉及的光耦合装置为，通过使2个MOSFET成为大面积，由此能够进行大电流输出。在该情况下，随着芯片尺寸的增大而安装部件(封装的构成要素)的尺寸变大，但是即使在高温高湿度环境中也能够确保可靠性。

图2(a)是安装部件的示意平面图，图2(b)是其示意左侧视图，图2(c)是其示意右侧视图，图2(d)是其示意主视图。

安装部件5具有绝缘基板10、包括第一引线41以及第二引线42的输入端子、包括第三引线51以及第四引线52的输出端子、第一芯片板部70、以及第二芯片板部72。

绝缘基板10具有上表面10a、第一侧面10b、与第一侧面10b相反侧的第二侧面10c、以及下表面10d。第一引线41以及第二引线42设置在绝缘基板10的第一侧面10b侧。第一引线41具有：绝缘基板10的上表面10a的第一导电区域43；在设置于切口部K1的侧壁上设置的第二导电区域44，该切口部K1设置于第一侧面10b；以及下表面10d的第三导电区域45。第二引线42具有：绝缘基板10的上表面10a的第四导电区域46；在设置于第一侧面10b的切口部K2的侧壁上设置的第五导电区域47；以及下表面10d的第六导电区域48。绝缘基板10例如能够为由玻璃环氧树脂等形成的基材。

第三引线51以及第四引线52设置在绝缘基板10的第二侧面10c侧。第三引线51具有：绝缘基板10的上表面10a的第七导电区域53；设置于第二侧面10c的切口部K2的侧壁的第八导电区域54；以及下表面10d的第九导电区域55。第四引线52具有：绝缘基板10的上表面10a的第十导电区域56；设置于第二侧面10c的切口部K2的侧壁的第十一导电区域57；以及下表面10d的第十二导电区域58。

第一芯片板部70设置于第一引线41与第三引线51之间的绝缘基板10的上表面10a。第二芯片板部72设置于第二引线42与第四引线52之间的绝缘基板10的上表面10a。第一引线41的第一导电区域43具有：端部被包括在包含第一侧面10b的平面中的信号输入部43b；以及沿着第一侧面10b朝向第四导电区域46延伸的弯曲部43a。弯曲部43a成为面积比信号输入部43b小的构造，弯曲部43a的前端部形成为四边形的三个边。第二引线42的第四导电区域46具有：端部被包括在包含第一侧面10b的面中的信号输入部46b；以及沿着第一侧面10b朝向第一导电区域43延伸的弯曲部46a。弯曲部46a成为面积比信号输入部46b小的构造，弯曲部46a的前端部形成为四边形的相邻接的二个边或三个边。

第一芯片板部70以及第二芯片板部72具有2个外缘70a、72a，这2个外缘70a、72a相对于第一直线10e平行且保持相等距离，并且这2个外缘70a、72a相对置，该第一直线10e与第一侧面10b以及第二侧面10c分别正交。

另外，安装部件5的导电区域为，能够在Cu基材之上层叠Ni，并在其表面上作为保护层而设置Au、Ag、Pd等。

在绝缘基板10上设置有贯通孔。例如，能够在第一贯通孔内设置第一孔贯通电极11而将第一芯片板部70与第三引线51的第九导电区域55之间进行连接。并且，能够在第二贯通孔内设置第二孔贯通电极12而将第二芯片板部72与第四引线52的第十二导电区域58进行连接。

其次，对第一实施方式所涉及的光耦合装置进行更详细地说明。

图3(a)是第一实施方式所涉及的光耦合装置的示意平面图，图3(b)是其示意左侧视图，图3(c)是其示意右侧视图。

并且，图4是沿着图3(a)的A-A线的示意截面图。

另外，图3(a)表示对封固树脂层99进行成型之前的示意平面图。半导体受光元件30与MOSFET80、82的动作区域被绝缘。具体地说，只要在MOSFET侧的粘接区域中设置绝缘层96、在半导体受光元件30的粘接区域侧设置绝缘层98、或者在半导体受光元件30与MOSFET80、82之间配置绝缘的导电性屏蔽膜98即可。导电性屏蔽膜能够降低芯片间的辐射噪声。导电性屏蔽膜为片状，也可以为连续体、离散的岛状、线状、或者将这些组合而成的形状。

第一布线部62形成为将设置在第一MOSFET80的表面上的源极S与设置在第二MOSFET82的表面上的源极S进行连接的电流路径。第一布线部62能够成为接合线等。另外，在图1、图3(a)～(c)中，例示有3根第一布线部62的接合线，但本发明并不限定于此(只要能够流动大电流即可)。

其次，对第一实施方式的第一变形例进行说明。能够通过多条接合线将2个MOSFET的源极S之间进行连接。如图3(a)所示，通过使接合线成为3根，由此大电流控制变得容易。在图3(a)中，中央的接合线比邻接的2根接合线长。

第二布线部63将第一引线41的弯曲部43a的前端部与半导体发光元件30的一方的电极连接。第三布线部64将第二引线42的弯曲部46a的前端部与半导体发光元件30的另一方的电极连接。第二、第三布线部63、64例如能够成为接合线。当缩短接合线的长度时，能够降低封固树脂层的应力的影响，因此较优选。

第四布线部65将半导体受光元件30的电极29与第一MOSFET80的栅极G连接。第五布线部67将半导体受光元件30的电极26与第二MOSFET82的栅极G连接。第六布线部66将半导体受光元件30的电极27与第一MOSFET的源极S连接。第七布线部68将半导体受光元件30的电极23与第二MOSFET的源极S连接。

第六布线部66与第一布线部62分离，且位于第一MOFET80的中央部附近。第七布线部68与第一布线部62分离，且位于第二MOFET82的中央部附近。由于分别分离、且一方处于中央部，因此能够在元件内均匀地流动电流。通过接近、且平行地设置长度不同的布线，由此能够抑制由于树脂应力导致的颈部的剥离等，具有提高可靠性的效果。并且，如图4所示，密封树脂层97可以覆盖MOSFET的源极区域。当通过密封树脂层97覆盖元件而提高耐湿性时，能够防止封固树脂层99内的由可动离子导致的特性劣化。

图5是表示第一实施方式的第一变形例的相对于温度的导通电阻依存性的曲线图。

如图3所示，第一变形例成为第一布线部62包括长度不同的3根接合线的构造。纵轴为源极电流为4A时的导通电阻Ron(Ω)、横轴为温度(℃)。导通电阻Ron在0.022Ω(＠25℃)～0.0325Ω(＠125℃)之间变化。根据第一变形例，通过使MOSFET间的源极间线接合根数成为中央部较长、且长度不同的多根平行配置，并且并用与半导体受光元件的连接，且同样地平行配置，由此能够降低布线电阻、降低导通电阻Ron，由此能够实现大电流化。并且，通过后述的第二实施方式即设置多个孔，由此散热性提高、热电阻下降，由此能够降低导通电阻Ron，由此能够实现大电流化。

并且，在包括长度不同的接合线的线组合中，与单独的线相比能够抑制由封固树脂层99导致的变形(线流动、颈断开、球剥离等)，且TCT(Temperature Cycling Test：温度循环试验)中的截止电流Ioff的变动等降低，因此可靠性提高。

另外，在图3(a)中，与第一引线41的弯曲部43a连接的第二布线部63的前端部的线的球的位置B1，不处于从自封固树脂层99露出的第一导电区域43的信号输入部43b的端部观察封装内部时的投影面内，而成为沿着第一侧面10b向水平方向弯曲延伸的位置。同样，与第二引线42的弯曲部46a连接的第三布线部64的前端部的线的球的位置B2，不处于从自封固树脂层99露出的第四导电区域46的信号输入部46b的端部观察封装内部时的投影面内，而成为在沿着第一侧面10b的水平方向上弯曲延伸的位置。此外，弯曲部43a、46a为，沿着引线，与引线的密接强度劣化的封固树脂层99的剥离部分在中途宽度变窄、而两侧密接，因此与树脂层的应力方向偏离，因此能够抑制发展到内部，因此高温高湿试验中的可靠性提高。

图6是比较例所涉及的光耦合装置的示意立体图。

比较例的光耦合装置具有：绝缘基板210；具有第一引线241以及第二引线242的输入端子240；具有第三引线252以及第四引线252的输出端子250；芯片板270上的第一MOSFET280；芯片板272上的第二MOSFET282；跨越2个MOSFET设置的半导体受光元件220；设置在其上方的半导体发光元件230；以及封固树脂层299。MOSFET280、282、半导体受光元件220、半导体发光元件230为三层层叠的COC构造。比较例的光耦合装置例如为1.75mm(最大)、面积＝1.45mm×2.00mm(标准)等。并且，最大导通电流为1A等。

与此相对，在进行大电流控制的光耦合装置中，需要增大MOSFET的源极有效面积。即，增大MOSFET的芯片尺寸(封装尺寸也增大)。例如，在比较例中，当使MOSFET的尺寸为3倍时，则光耦合装置的尺寸也接近于3倍。因此，在TCT之后，密接性相对变弱的封装端部的金属与封固树脂层299之间的界面开始剥离，剥离部分容易扩展至封装整体。其结果，容易产生由于杂质从外部侵入封装内部或剥离的发展而导致线接合球部的发展性破坏等可靠性降低的问题。

并且，当单纯地使比较例的封装面积成为3倍时，根据接合焊盘布局，半导体发光元件230的芯片与封装的接合焊盘之间的接合线长度变长，因此封固树脂层299的应力的影响增大，容易产生接合线流动、接合线剥离等。并且，仅使现有封装面积扩大为3倍时的导通电阻Ron为0.025Ω(＠25℃)～0.04Ω(＠125℃)，比第一变形例变大。

与此相对，在第一实施方式中，即便为了大电流化而使MOSFET80、82的芯片尺寸增大至3倍程度，也能够减小将第一引线41与半导体发光元件30连接的接合线的长度、以及将第二引线42与半导体发光元件30连接的接合线的长度。因此，能够抑制接合线流动、接合线剥离等。并且，第二、第三布线部63、64的线的球的位置B1、B2，成为从在第一侧面10b露出的第一、第二引线41、42朝水平方向弯曲延伸的位置。因此，能够抑制线接合部的发展性破坏。即，即使封装面积变大也能够较高地维持可靠性水平。此外，能够实现大电流，并且能够通过3层COC构造来抑制封装尺寸的增大。

另外，当使源极电流成为3倍时，需要增大将2个源极之间进行连接的布线部的电流容量。在第一实施方式及其第一变形例中，通过使2个源极S相互对置并以较短的距离进行连接，由此能够实现大电流化。另外，当使2个MOSFET的平面图案关于第一直线10e对称时，电特性的平衡变得良好。

图7(a)是表示53-56之间的顺向的漏电流为20nA＠31V的情况下的第一实施方式的光耦合装置的TST的结果的曲线图，图7(b)是表示53-56间的逆向的漏电流为20nA＠31V的情况下的TST的结果的曲线图。

纵轴为截止电流(I_OFF)，横轴为-65～150℃的温度变化的重复循环数。在经过1000次循环之后，截止电流I_OFF低至大约100nA，且未产生接合线开路等。

图8是第一实施方式所涉及的光耦合装置的等价电路图。

半导体受光元件20还具有控制电路28。控制电路28与光电二极管阵列20a的电极26、29、电极23、27分别连接。在光信号接通时，控制电路28将光电二极管阵列20a的电流、电压朝MOSFET80、82供给(例如，使电极26、29与电极23、27之间开路)。并且，在光信号断开时，控制电路28使MOSFET80、82的栅极G与源极S之间短路而使所蓄积的电荷排出，将MOSFET80、82关断(例如，使电极26、29与电极23、27之间短路)。

另外，最简单的控制电路28的构成为，在电极26、29与电极23、27之间连接电阻。当成为这种构成时，能够朝源极共通连接的MOSFET80、82各自的栅极供给电压。

MOSFET80、82例如能够成为n沟道增强型。MOSFET80、82与光电二极管阵列20a的电极23、27连接。各自的栅极与电极26、29连接，各自的漏极成为输出端子50。

在光信号接通时，MOSFET80、82均导通，经由输出端子与包括电源、负载的外部电路连接。另一方面，在光信号断开时，MOSFET80、82均截止，被与外部电路切断。当成为源极共通连接时，在第三引线51与第四引线52之间容易进行模拟信号、AC信号的切断、导通等的切换。

另外，通常，在漏极与源极之间设置有用虚线表示的pn二极管DI1、DI2，在MOSFET80、82导通时，能够将某一个二极管DI1、DI2作为电流路径的一部分。如此，通过使2个MOSFET80、82成为源极共通连接，由此能够进行AC负载控制。

其次，对第一实施方式的第二变形例进行说明。

在图3(a)中，用DM表示2个MOSFET80、82的安装座间距离。MOSFET芯片的安装材料例如使用Ag焊膏等。如果不将安装座间距离DM保持为规定距离以上，则会产生电场集中的部位。因此，在该部位附近会产生离子迁移而成为短路模式。另一方面，当使安装座间距离DM过大时，封装尺寸会大型化，并且以跨越2个MOSFET的间隙部的方式粘接的半导体受光元件30的安装强度会降低。

在第二变形例中，使安装座间距离DM为0.3mm以上。此时，即便在85℃、85％的高温高湿环境下施加400V电压到500个小时，也未观测到耐压降低。即，能够抑制由迁移引起的短路模式的产生。与此相对，在安装座间距离DM为0.15mm而较小时，难以确保100V以上的耐压，会产生由迁移引起的短路模式。

并且，能够在空隙部填充封固树脂层99。因此，半导体受光元件20不会被抬起、且周围被封固树脂层99包围，密接强度提高。在该情况下，半导体发光元件30更优选与MOSFET80、82各自的一部分重叠。当在俯视时半导体发光元件30与MOSFET的一部分不重叠时，半导体发光元件30与半导体受光元件20之间的接合强度降低，且半导体受光元件20与MOSFET之间的接合强度也降低。或者，能够判明，由于位置精度降低而导致接合面积、光滑度降低。其结果，密接性提高，能够抑制剥离。

其次，对第二实施方式所涉及的光耦合装置进行说明。

第二实施方式的光耦合装置使用图2(a)～(d)所示的安装部件5的变形例。

图9是变形例所涉及的安装部件的下表面的示意立体图。

安装部件6具有在俯视时比MOSFET的投影面大的芯片板部。并且，安装部件6为，在俯视时比与芯片板部接合的MOSFET或焊盘部的投影面小的面内，分别具有相互分离的多个、在实施方式中为4个孔贯通电极13、14。多个孔贯通电极13、14的构造为，在俯视时在MOSFET正下方等间隔且宽度较宽地配置，由此最大限度地发挥散热性的效果。

如此，能够根据与MOSFET的上部接触的封固树脂层99的面积的大小使热的扩散平均化而促进朝下部的热扩散。例如，当对于1mm²的MOSFET设置4个孔贯通电极13、14时，与具备具有与4个孔贯通电极的面积之和相同的面积的1个孔贯通电极的构造相比电特性以及封装强度良好、且与孔贯通电极13、14连接的第三引线51以及第四引线52的下表面的导电区域55、58的电极图案为，成为MOSFET的芯片面积的至少20％，根据MOSFET芯片的配置而具有在中央被分割的对称性，且被配置为和与封装周边部相接的部分的面积相比四方不相接的部分更大。如此，能够抑制曼哈顿现象、安装时的封装的偏移以及旋转等问题。

其次，对第三实施方式所涉及的光耦合装置进行说明。

还具有覆盖半导体发光元件30的上表面和半导体受光元件20的上侧面的密封树脂层97。密封树脂层97包含凝胶状硅树脂或者橡胶状硅树脂。凝胶状硅树脂依据JIS K6253typeA而高度在10～24之间。橡胶状硅树脂依据JIS K 6253typeA而高度为30以上。密封树脂层97能够降低来自封固树脂层99的拉伸应力。另外，密封树脂层97覆盖第一以及第二MOSFET80、82的上表面，也可以进一步覆盖各布线部的MOSFET侧接合部分。封固树脂层99设置在密封树脂层97之上。封固树脂层99包含环氧树脂或硅树脂。

当增大包括封固树脂层99在内的光耦合装置的厚度时，强度增加。但是，当封固树脂层99变厚时，会将半导体发光元件30抬起而使其与半导体受光元件之间产生间隙。因此，光学的耦合距离增加，会产生光耦合特性降低的问题。另一方面，当减小厚度时，能够实现小型化且树脂层的封固强度降低。根据发明人所进行的-60～150℃的TCT，判明了：根据厚度与强度的平衡，光耦合装置的厚度优选为1.3mm程度。

并且，当使树脂所包含的可动离子的总量最小化时，能够抑制高温高湿下的离子活性量而缓和对芯片赋予的特性影响。根据第三实施方式，能够利用封固树脂层99来抑制由于离子的影响而耐压劣化。

根据第一～第三实施方式以及附随于其的变形例，能够提供能够实现大电流输出的光耦合装置及其安装部件。这些光耦合装置广泛应用于输入输出间被绝缘的信号传输装置(光耦合器、光控继电器等)。

以上对本发明的几个实施方式进行了说明，但上述实施方式是作为例子而提示的，并非意图限定发明的范围。这些新的实施方式能够其他各种方式加以实施，能够在不脱离发明的主旨的范围进行省略、置换、变更。上述实施方式及其变形也包括于发明的范围或主旨，并且包括于技术方案所记载的发明及其等同范围。