阅读说明：本技术 一种移相全桥同步整流驱动电路及其驱动方法 (Phase-shifted full-bridge synchronous rectification drive circuit and drive method thereof ) 是由 颜宇杰 徐文祥 凌成烨 李辉 于 2020-04-16 设计创作，主要内容包括：本发明公开的一种移相全桥同步整流驱动电路,包括六个开关三极管、四个电容、电感器、变压器、输出电压电流采样模块以及微控制单元,微控制单元根据采样的输出电压电流值通过PI调节计算移相值,以移相值作为移相全桥同步整流的输入参数,调整所述六个开关三极管的导通和关闭时间,控制移相全桥同步整流的电压电流输出。还公开了一种移相全桥同步整流驱动电路的驱动方法。本发明采用PWM控制移相全桥同步整流波形,即在实现移相全桥同步整流的同时进行死区时间控制,可实现开关导通和关闭时间最佳效果,从而降低因死区时间的不合理导致开关损耗增加以及移相全桥同步整流的稳定性。(The invention discloses a phase-shifted full-bridge synchronous rectification drive circuit which comprises six switching triodes, four capacitors, an inductor, a transformer, an output voltage and current sampling module and a micro control unit, wherein the micro control unit calculates a phase-shifted value through PI (proportional integral) regulation according to a sampled output voltage and current value, takes the phase-shifted value as an input parameter of phase-shifted full-bridge synchronous rectification, adjusts the conduction and closing time of the six switching triodes and controls the voltage and current output of the phase-shifted full-bridge synchronous rectification. A driving method of the phase-shifted full-bridge synchronous rectification driving circuit is also disclosed. The invention adopts PWM to control the phase-shifted full-bridge synchronous rectification waveform, namely, the dead time control is carried out while the phase-shifted full-bridge synchronous rectification is realized, and the best effect of the switch on-off time can be realized, thereby reducing the increase of the switch loss and the stability of the phase-shifted full-bridge synchronous rectification caused by unreasonable dead time.)

一种移相全桥同步整流驱动电路及其驱动方法

技术领域

本发明涉及移相全桥软开关技术领域，尤其涉及一种移相全桥同步整流驱动电路及其驱动方法。

背景技术

目前，电源开关控制领域中的移相全桥技术，由于其先进的软开关特性正在被广泛使用。然而，移相全桥电路的副边同步整流电路也在输出小电压大电流的应用中逐步取代了传统的二级整流管。目前同步整流技术的应用，不管使用二级整流管还是MOSFET同步整流，都无法实现移相全桥的副边同步整流软开控制。虽然现在已经实现的同步整流技术如图1所示(引用专利：CN201110299656)，其实现方法是通过原边移相全桥软开关驱动信号结合逻辑电路共同使用，达到了移相全桥同步整流功能，但是这种方法存在以下不足之处：1.这种方法需要硬件逻辑开关配合才能实现，增加开发成本；2.这种方法操作性差，在开发过程中需要反复调整硬件逻辑单元的控制，才能满足控制要求；3.驱动时序的死区时间调整不方便。

为此，申请人进行了有益的探索和尝试，找到了解决上述问题的办法，下面将要介绍的技术方案便是在这种背景下产生的。

发明内容

本发明所要解决的技术问题之一在于：针对现有技术的不足而提供一种移相全桥同步整流驱动电路。

本发明所要解决的技术问题之二在于：提供一种上述移相全桥同步整流驱动电路的驱动方法。

作为本发明第一方面的一种移相全桥同步整流驱动电路，包括第一、第二、第三、第四、第五、第六开关三极管、第一、第二、第三、第四电容、电感器、变压器、输出电压电流采样模块以及微控制单元；

所述第一、第三开关三极管的漏极并接后作为输入电压的正极端HV+，其源极分别与所述第二、第四开关三极管的漏极连接，所述第二、第四开关三极管的源极并接后作为输入电压的负极端HV-，所述第一电容的两端分别并接在所述输入电压的正极端HV+和负极端HV-上，所述变压器的原边线圈的同名端并接在所述第一开关三极管的源极与第二开关三极管的漏极之间，其异名端并接在所述第三开关三极管的源极与第四开关三极管的漏极之间；

所述第五、第六开关三极管的漏极分别与所述变压器的次边线圈的异名端、同名端连接，其源极并接后接地并作为输出电压的负极端LV-，所述电感器的一端与所述变压器的次边线圈的中间抽头端连接，其另一端作为输出电压的正极端LV+，所述第二电容的两端分别并接在所述输出电压的正极端LV+和负极端LV-上，所述第三电容的两端分别并接在所述第五开关三极管的漏极和源极上，所述第四电容的两端分别并接在所述第六开关三极管的漏极和源极上；

所述输出电压电流采样模块的采样正极端、采样负极端分别与所述输出电压的正极端LV+、负极端LV-连接，其信号采集输出端与所述微控制单元连接；

所述微控制单元还与所述第一、第二、第三、第四、第五、第六开关三极管的控制信号端连接，用于根据采样的输出电压电流值通过PI调节计算移相值，以移相值作为移相全桥同步整流的输入参数，调整所述第一、第二、第三、第四、第五、第六开关三极管的导通和关闭时间，控制移相全桥同步整流的电压电流输出。

在本发明的一个优选实施例中，所述微控制单元为DSP微控制器。

作为本发明第二方面的一种移相全桥同步整流驱动电路的驱动方法，微控制单元通过驱动输出波形PWM2A、PWM2B、PWM1A、PWM1B、PWM7A、PWM4B分别控制第一、第二、第三、第四、第五、第六开关三极管的占空比，并将第一、第二、第四开关三极管作为一组PWM控制并称为PWM1，将第二、第三、第五开关三极管作为一组PWM控制并称为PWM2；

所述驱动方法包括以下步骤：

步骤S10，初始化设置驱动输出波形PWM2A、PWM2B、PWM1A、PWM1B、PWM7A、PWM4B；

步骤S20，当驱动输出波形PWM1A下降并触发输出电压电流采样模块进行电流电压采样；

步骤S30，进入中断状态，并执行PI控制；

步骤S40，分别读取输出电压、输出电流，并根据输出电压通过电压环控制计算移相值ShiftValue_1和根据输出电流通过电流环控制计算移相值ShiftValue_2；

步骤S50，判断移相值ShiftValue_1是否大于移相值ShiftValue_2，若判断为是，则将移相值设置为ShiftValue_2，若判断为否，则将移相值设置为ShiftValue_1；

步骤S60，判断输出电流是否大于预设值，若判断为是，则进入步骤S70，若判断为否，则关闭同步整流驱动；

步骤S70，进入移相全桥同步整流控制模式，并更新驱动输出波形PWM7A与驱动输出波形PWM4B的占空比，并更新PWM2的移相值。

在本发明的一个优选实施例中，在所述步骤S10中，所述初始化设置驱动输出波形PWM2A、PWM2B、PWM1A、PWM1B、PWM7A、PWM4B，包括以下子步骤：

步骤S11，设置驱动输出波形PWM1A与驱动输出波形PWM1B为互补波形，设置驱动输出波形PWM2A与驱动输出波形PWM2B为互补波形；

步骤S12，将PWM1作为参考基准实现移相控制；

步骤S13，使能PWM2移相；

步骤S14，PWM2相对PWM1进行移相初始值为0；

步骤S15，设置驱动输出波形PWM4B的占空比；

步骤S16，设置驱动输出波形PWM7A的属性与驱动输出波形PWM4B的属性保持一致；

步骤S17，使能驱动输出波形PWM7A与驱动输出波形PWM4B错相180°。

由于采用了如上技术方案，本发明的有益效果在于：本发明采用PWM控制移相全桥同步整流波形，即在实现移相全桥同步整流的同时进行死区时间控制，可实现开关导通和关闭时间最佳效果，从而降低因死区时间的不合理导致开关损耗增加以及移相全桥同步整流的稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的移相全桥电路的同步整流开关管驱动装置的结构示意图。

图2是本发明的移相全桥同步整流驱动电路的结构示意图。

图3是本发明的移相全桥同步整流驱动电路的微控制单元、输出电压电流采样模块与多个开关三极管的连接示意图。

图4本发明的移相全桥同步整流控制时序的示意图。

图5本发明的移相全桥输出电压控制时序的示意图。

图6本发明的原边输出电压波形的示意图。

图7是本发明的PI控制流程图。

图8是本发明的初始化设置的流程图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

参见图2和图3，图中给出的是一种移相全桥同步整流驱动电路，包括开关三极管Q1、Q2、Q3、Q4、Q5、Q6、电容C1、C2、C3、C4、电感器Lf、变压器T、输出电压电流采样模块100以及微控制单元200。

开关三极管Q1、Q3的漏极并接后作为输入电压的正极端HV+，其源极分别与开关三极管Q2、Q4的漏极连接，开关三极管Q2、Q4的源极并接后作为输入电压的负极端HV-。电容C1的两端分别并接在输入电压的正极端HV+和负极端HV-上。变压器T的原边线圈的同名端并接在开关三极管Q1的源极与开关三极管Q2的漏极之间，其异名端并接在开关三极管Q3的源极与开关三极管Q4的漏极之间。

开关三极管Q5、Q6的漏极分别与变压器T的次边线圈的异名端、同名端连接，其源极并接后接地并作为输出电压的负极端LV-。电感器Lf的一端与变压器T的次边线圈的中间抽头端连接，其另一端作为输出电压的正极端LV+。电容C2的两端分别并接在输出电压的正极端LV+和负极端LV-上。电容C3的两端分别并接在开关三极管Q5的漏极和源极上。电容C4的两端分别并接在开关三极管Q6的漏极和源极上。

输出电压电流采样模块100的采样正极端、采样负极端分别与输出电压的正极端LV+、负极端LV-连接，其信号采集输出端与微控制单元200连接，用于将采集到的输出电流电压信号发送至微控制单元200进行处理。

微控制单元200还与开关三极管Q1、Q2、Q3、Q4、Q5、Q6的控制信号端连接，其用于根据采样的输出电压电流值通过PI调节计算移相值，以移相值作为移相全桥同步整流的输入参数，调整开关三极管Q1、Q2、Q3、Q4、Q5、Q6的导通和关闭时间，控制移相全桥同步整流的电压电流输出。在本实施例中，微控制单元200优选地采用DSP微控制器。

本发明根据电路拓扑结构如图2所示，主要包括原边电路和副边电路。原边电路中的开关三极管Q1和Q2因其先导通视为超前桥臂，开关三极管Q3和Q4因其后导通视为滞后桥臂，前后桥臂的开关控制视为移相全桥控制，电路拓扑中的A、B两点作为原边电压输出位置；副边电路由开关三极管Q5和Q6组成，控制副边开关三极管Q5和Q6的导通和关闭实现同步整流控制。

本发明使用微控制单元200通过驱动输出波形PWM2A、PWM2B、PWM1A、PWM1B、PWM7A、PWM4B分别控制开关三极管Q1、Q2、Q3、Q4、Q5、Q6的占空比。这6路PWM驱动输出波形如图4所示，该驱动输出波形的周期统一为T＝10us。具体地，驱动输出波形PWM2A、PWM2B控制开关三极管Q1、Q2的占空比为50％，驱动输出波形PWM1A、PWM1B控制开关三极管Q3、Q4的占空比50％，驱动输出波形PWM7A、PWM4B控制开关三极管Q5、Q6的占空比。。

本发明将开关三极管Q1、Q4、Q6作为一组PWM控制称为PWM1，将开关三极管Q2、Q3、Q5作为一组PWM控制称为PWM2，如图4所示。若未考虑开关三极管Q1、Q2、Q3、Q4、Q5、Q6的导通和关闭时刻的死区时间，控制开关三极管Q1、Q4同时开启的时间等于开关三极管Q6关闭的时间；控制开关三极管Q2、Q3同时开启的时间等于开关三极管Q5关闭的时间，但在实际移相全桥同步整流工作过程中，为了实现开关管的零电压开关，开关三极管Q1、Q2、Q3、Q4、Q5、Q6考虑死区时间DeadTime，并可调整。

PWM1和PWM2的输出驱动波形参见图5，从图5中所示的驱动波形可知PWM1(由开关三极管Q1、Q4和Q6组成)可控制A、B两点的输出正电压为V原边，PWM2(由开关三极管Q2、Q3和Q6组成)可控制A、B两点的输出电压为负电压-V原边。

本发明在电压环或电流环运行过程中，依据PWM2的移相值等于开关三极管Q1和Q4同时导通的时间，PWM2的移相值等于开关三极管Q2和Q3的导通时间，PWM2的移相值等于开关三极管Q5和Q6的关闭时间，生成了移相全桥同步整流的驱动波形，如图4的驱动波形，其中移相值Shift＝T2-T1或Shift＝T4-T3。

参见图7，图中给出的是一种移相全桥同步整流驱动电路的驱动方法，包括以下步骤：

步骤S10，初始化设置驱动输出波形PWM2A、PWM2B、PWM1A、PWM1B、PWM7A、PWM4B；

步骤S20，当驱动输出波形PWM1A下降并触发输出电压电流采样模块进行电流电压采样；

步骤S30，进入中断状态，并执行PI控制；

步骤S40，分别读取输出电压、输出电流，并根据输出电压通过电压环控制计算移相值ShiftValue_1和根据输出电流通过电流环控制计算移相值ShiftValue_2；

步骤S50，分别读取输出电压、输出电流，并根据输出电压通过电压环控制计算移相值ShiftValue_1和根据输出电流通过电流环控制计算移相值ShiftValue_2；

步骤S60，判断移相值ShiftValue_1是否大于移相值ShiftValue_2，若判断为是，则将移相值设置为ShiftValue_2，若判断为否，则将移相值设置为ShiftValue_1；

步骤S70，判断输出电流是否大于预设值，若判断为是，则进入步骤S80，若判断为否，则关闭同步整流驱动并结束。在本实施例中，预设值为100KHz；

步骤S80，进入移相全桥同步整流控制模式，并更新驱动输出波形PWM7A与驱动输出波形PWM4B的占空比，并更新PWM2的移相值，继而结束。

本发明的驱动方法通过电压或者电流采样触发100KHz的中断，执行移相全桥同步整流任务，该任务根据采集电流电压的大小和期望电流电压的大小进行PI调解计算移相值。最终取电压环和电流环计算的最小移相值作为移相全桥同步整流输入。另外，如果电流采样值大于等于20A时，开启同步整流驱动时序，并及时更新驱动输出波形PWM2A和驱动输出波形PWM2B的移相值以及驱动输出波形PWM7A和驱动输出波形PWM4B的占空比，否则，同步整流功能关闭。

在步骤S10中，初始化设置驱动输出波形PWM2A、PWM2B、PWM1A、PWM1B、PWM7A、PWM4B，参见图8，包括以下子步骤：

步骤S11，设置驱动输出波形PWM1A与驱动输出波形PWM1B为互补波形，设置驱动输出波形PWM2A与驱动输出波形PWM2B为互补波形；

步骤S12，将PWM1作为参考基准实现移相控制；

步骤S13，使能PWM2移相；

步骤S14，PWM2相对PWM1进行移相初始值为0；

步骤S15，设置驱动输出波形PWM4B的占空比；

步骤S16，设置驱动输出波形PWM7A的属性与驱动输出波形PWM4B的属性保持一致；

步骤S17，使能驱动输出波形PWM7A与驱动输出波形PWM4B错相180°。

初始化设置的驱动输出波形PWM1A和PWM1B如图4中显示的波形，周期为T,输出占空比为Duty＝T/2-DeadTime，DeadTime为上升沿超前下降沿滞后的时间为200ns；死区时间可根据硬件性能调整；该驱动波形在移相全桥同步整流过程当中不参与移相控制，处于静止作为驱动输出波形PWM2A和PWM2B的移相的参考标准。

初始化设置的驱动输出波形PWM2A和PWM2B如图4中显示的波形，周期为T,输出占空比为Duty＝T/2-DeadTime，DeadTime为上升沿超前下降沿滞后的时间为160ns；死区时间可根据硬件性能调整；该驱动波形在移相全桥同步整流控制过程中相对驱动输出波形PWM1A和PWM1B向左移相，移相值的范围为：Shift(0<Shift<Duty)。

初始化设置的驱动输出波形PWM4B如图5中显示的波形,周期为T,输出占空比Duty＝T-Shift-DeadTime，DeadTime为上升沿超前下降沿滞后的时间为400ns；死区时间可根据硬件性能调整；通过调整DeadTime的大小，控制副边整流管提前关闭和滞后导通的时间。

初始化设置的驱动输出波形PWM7A如图5显示的波形,相对与PWM4B错相180°，周期为T,输出占空比Duty＝T-Shift-DeadTime，DeadTime为上升沿超前下降沿滞后的时间为400ns；死区时间可根据硬件性能调整；通过调整DeadTime的大小，控制副边整流管提前关闭和滞后导通的时间；

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。