阅读说明：本技术 模数转换装置 (Analog-to-digital conversion device ) 是由 久保田宗明 于 2019-07-17 设计创作，主要内容包括：本申请的目的在于提供一种提高了数字信号输出的精度的模数转换装置。所述模数转换装置具备模数转换器(30)和连接于所述模数转换器(30)的数字电路(40),所述模数转换器(30)具有并联设置的多个第一、第二、第三模数转换部(31、32、33),所述多个第一、第二、第三模数转换部(31、32、33)将输入至所述模数转换器(30)的模拟信号按每个所述第一、第二、第三模数转换部(31、32、33)依次转换为数字信号,所述数字电路(40)按所述多个第一、第二、第三模数转换部(31、32、33)的数量的整数倍的值为单位对所述数字信号进行平均。(An object of the present application is to provide an analog-to-digital conversion apparatus in which the accuracy of digital signal output is improved. The analog-to-digital conversion device is provided with an analog-to-digital converter (30) and a digital circuit (40) connected to the analog-to-digital converter (30), wherein the analog-to-digital converter (30) is provided with a plurality of first, second and third analog-to-digital conversion parts (31, 32, 33) arranged in parallel, the plurality of first, second and third analog-to-digital conversion parts (31, 32, 33) convert analog signals input to the analog-to-digital converter (30) into digital signals in sequence for each of the first, second and third analog-to-digital conversion parts (31, 32, 33), and the digital circuit (40) averages the digital signals by taking a value of an integral multiple of the number of the plurality of first, second and third analog-to-digital conversion parts (31, 32, 33) as a unit.)

模数转换装置

技术领域

本申请涉及一种模数转换装置，尤其涉及具有多个模数转换部的模数转换装置。

背景技术

作为现有的模数转换装置，已知例如以下的专利文献1所记载的模数转换装置。即，该模数转换装置具有通过比较器将模拟信号与基准电压依次比较并转换为数字信号的逐位比较型模数转换器。

这样的所述逐位比较型模数转换器与闪烁型模数转换器相比，一般而言分辨率高，但工作速度低。因此，已知有下述结构：将多个所述逐位比较型模数转换器分别并联配置为不同的通道，按顺序使其并联工作，从而加快模数转换装置整体的工作速度。已知在这样的模数转换装置中，如果模拟信号中混噪音，则转换后的数字信号会产生误差，因此要通过数字电路对多次转换后的数字信号进行平均，从而降低噪音的影响。作为平均的次数，一般采用能用小规模数字电路来实现的2的幂次方次数。

在该构成中，会按每个通道的模数转换器产生从模拟信号向数字信号转换时的误差。图3中示出了在配置有三个通道的所述模数转换器的情况下每个通道的数字信号的值。由于模拟信号的噪音，每个通道的数字信号会产生误差。该构成存在如下问题：此时，例如以作为2的幂次方次数的4次作为数字信号的平均的次数对数字信号进行平均时，根据从例如表示为平均值D、E、F的哪个通道开始计数4次，平均后的数字信号的转换误差会发生变动，数字信号输出的精度变差。

现有技术文献

专利文献

专利文献1：日本特开2001-053612号公报

发明内容

发明所要解决的问题

本申请是为了解决这样的问题而完成的，其目的在于提供一种提高了数字信号输出的精度的模数转换装置。

用于解决问题的方案

为了解决上述的问题，本申请的模数转换装置具备模数转换器和连接于所述模数转换器的数字电路，所述模数转换器具有并联设置的多个模数转换部，所述多个模数转换部将输入至所述模数转换器的模拟信号按每个所述模数转换部依次转换为数字信号，所述数字电路按所述多个模数转换部的数量的整数倍的值为单位对所述数字信号进行平均。

此外，也可以是，本申请的模数转换装置具有连接于所述数字电路的存储装置，所述存储装置存储所述多个模数转换部的数量的整数倍的值，所述数字电路从所述存储装置中读取所述多个模数转换部的数量的整数倍的值。

发明效果

根据本申请的模数转换装置，多个模数转换部将输入至模数转换器的模拟信号按每个模数转换部依次转换为数字信号，数字电路按多个模数转换部的数量的整数倍的值为单位对数字信号进行平均，因此，能提高数字信号输出的精度。

附图说明

图1是本申请的实施方式的模数转换装置的概略图。

图2是表示图1所记载的模数转换装置的数字信号的平均的图表。

图3是表示现有的模数转换装置的数字信号的平均的图表。

附图标记说明

30：模数转换器；31：第一转换部；32：第二转换部；33：第三转换部；40：数字电路；51：存储装置。

具体实施方式

以下，基于附图的图1至图3对本申请的实施方式进行说明。需要说明的是，对于与现有例相同或等同的部分标注相同的附图标记进行说明。

图1是本申请的实施方式1的模数转换装置10的概略图。所述模数转换装置10具有：模拟电路20、模数转换器30以及数字电路40。所述模数转换装置10将设于外部的已知的码盘式编码器的输出信号即COS/SIN正弦波模拟信号转换为数字信号转换。

所述模拟电路20连接于码盘式编码器的受光元件50，所述受光元件50输出的正弦波模拟信号被输入至所述模拟电路20。即，所述受光元件50构成模拟信号源。所述模拟电路20在内部具有将输入的模拟信号放大输出的未图示的放大电路。

所述模拟电路20分别与所述模数转换器30所具有的第一模数转换部31、第二模数转换部32以及第三模数转换部33连接。所述第一模数转换部31构成通道1(Ch1)的模数转换部，所述第二模数转换部32构成通道2(Ch2)的模数转换部，所述第三模数转换部33构成通道3(Ch3)的模数转换部。所述第一、第二、第三模数转换部31、32、33包括已知的逐位比较型模数转换器。

所述第一、第二、第三模数转换部31、32、33与所述数字电路40连接。所述数字电路40具有用于对所述第一、第二、第三模数转换部31、32、33输出的数字信号进行平均计算等的未图示的已知的逻辑电路。具体而言，所述模数转换器30包括所述第一、第二、第三模数转换部31、32、33这三个通道，因此所述数字电路40设置为如后文所述按照其通道数即3的整数倍1倍即3次对数字信号进行平均。需要说明的是，所述数字电路40的结构能根据所述模数转换部的通道数和预先决定的整数倍的倍数，与对数字信号进行平均的次数相匹配地任意构成。所述数字电路40向设于所述模数转换装置10的外部并根据数字信号来检测码盘式编码器的旋转位置的外部设备60发送平均后的数字信号。

此外，所述数字电路40与码盘式编码器的存储装置51连接。所述存储装置51包括例如EEPROM等已知的存储器。

接着，对本实施方式中的所述模数转换装置10的动作进行说明。所述模拟电路20将从码盘式编码器的所述受光元件50输入至所述模拟电路20的模拟信号放大。接着，所述模拟电路20向所述第一、第二、第三模数转换部31、32、33输入模拟信号。所述模拟电路20最初向所述第一模数转换部31输入模拟信号，经过预先决定的时间后，接着向所述第二模数转换部32输入模拟信号，在经过预先决定的时间后，最后向所述第三模数转换部33输入模拟信号。之后，以预先决定的时间差从所述模拟电路20反复将模拟信号按顺序输入所述第一模数转换部31、所述第二模数转换部32、所述第三模数转换部33。所述第一、第二、第三模数转换部31、32、33分别将输入的模拟信号依次转换为数字信号，按最初的所述第一模数转换部31(Ch1)、所述第二模数转换部32(Ch2)、最后的所述第三模数转换部33(Ch3)的顺序向所述数字电路40反复输出数字信号。以三个所述第一、第二、第三模数转换部31、32、33为Ch1、Ch2、Ch3，以预先决定的时间的时间差依次进行模数转换，与通过一个模数转换部进行模数转换相比，能更高速地进行模数转换。

输入至所述数字电路40的数字信号中包含由混入模拟信号的噪音引起的误差。每个通道的数字信号的值因该误差而异，因此通过所述数字电路40的逻辑电路进行多次数字信号平均，从而降低噪音的影响。平均的次数由码盘式编码器的所述存储装置51进行存储。所述数字电路40从所述存储装置51中读取该平均的次数。

图2中示出了按时间从所述第一、第二、第三模数转换部31、32、33的各通道输入至所述数字电路40的数字信号的值。在此，将对模拟信号进行模数转换而获得的数字信号的真值设为模数真值，将Ch1的模数转换误差设为Δ1，将Ch2的模数转换误差设为Δ2，将Ch3的模数转换误差设为Δ3。这样一来，Ch1的数字信号的值能表示为模数真值+Δ1，Ch2的数字信号的值能表示为模数真值+Δ2，Ch3的数字信号的值能表示为模数真值+Δ3。

接着，所述数字电路40将依次输入的Ch1、Ch2、Ch3的数字信号的值按读取自所述存储装置51的平均的次数进行平均。在此，以与现有的模数转换装置相同的方式，在以作为2的幂次方次数的4次作为数字信号的平均的次数的情况下，平均值如图3所示，设为：

(D)由Ch1进行了4次平均的情况：平均值＝(Ch1+Ch2+Ch3+Ch1)/4＝模数真值+(Δ1+Δ2+Δ3)/4+Δ1/4

(E)由Ch2进行了4次平均的情况：平均值＝(Ch2+Ch3+Ch1+Ch2)/4＝模数真值+(Δ1+Δ2+Δ3)/4+Δ2/4

(F)由Ch3进行了4次平均的情况：平均值＝(Ch3+Ch1+Ch2+Ch3)/4＝模数真值+(Δ1+Δ2+Δ3)/4+Δ3/4

即，根据Ch1、Ch2、Ch3中的哪一个开始计算平均，平均后的平均值的模数转换误差会变动。

与此相对，在将本实施方式中的所述模数转换装置10的通道数3的整数倍1倍即3次作为数字信号的平均的次数的情况下，平均值如图2所示，设为：

(A)由Ch1进行了3次平均的情况：平均值＝(Ch1+Ch2+Ch3)/3＝模数真值+(Δ1+Δ2+Δ3)/3

(B)由Ch2进行了3次平均的情况：平均值＝(Ch2+Ch3+Ch1)/3＝模数真值+(Δ1+Δ2+Δ3)/3

(C)由Ch3进行了3次平均的情况：平均值＝(Ch3+Ch1+Ch2)/3＝模数真值+(Δ1+Δ2+Δ3)/3

即，无论根据Ch1、Ch2、Ch3中的哪一个开始计算平均，平均后的平均值的模数转换误差都为定值(Δ1+Δ2+Δ3)/3。因此，模数转换值的平均值的相对变化量不会产生误差，数字信号输出的精度提高。

像这样，模数转换装置具备所述模数转换器30和连接于所述模数转换器30的所述数字电路40，所述模数转换器30具有并联设置的所述第一、第二、第三模数转换部31、32、33，所述第一、第二、第三模数转换部31、32、33将输入至所述模数转换器30的模拟信号按所述第一、第二、第三模数转换部31、32、33依次转换为数字信号，所述数字电路40按所述第一、第二、第三模数转换部31、32、33的数量的整数倍的值为单位对所述数字信号进行平均，因此能提高数字信号输出的精度。

此外，所述的模数转换装置具有连接于所述数字电路40的所述存储装置51，所述存储装置51存储所述第一、第二、第三模数转换部31、32、33的数量的整数倍的值，所述数字电路40从所述存储装置51中读取所述第一、第二、第三模数转换部31、32、33的数量的整数倍的值，因此，即使所述数字电路40中未内置存储装置，也能在外部的存储装置51中存储用于对数字信号进行平均的值。

需要说明的是，在本实施方式中，所述模数转换器30具有所述第一、第二、第三模数转换部31、32、33这三个通道的模数转换部，所述数字电路40设置为以其通道数即3的整数倍1倍即3次对数字信号进行平均，但通道数量和整数倍乘的倍数并不限定于此。即，通道数至少为二通道即可，整数倍乘的倍数是预先决定的至少1倍整数即可。

例如，在所述模数转换器30具有三个通道的模数转换部的情况下，也可以将所述数字电路40设置为以通道数即3的整数倍2倍即6次对数字信号进行平均。该情况平均值设为：

(a)由Ch1进行了6次平均的情况：

平均值＝(Ch1+Ch2+Ch3+Ch1+Ch2+Ch3)/6＝模数真值+(Δ1+Δ2+Δ3)/3

(b)由Ch2进行了6次平均的情况：

平均值＝(Ch2+Ch3+Ch1+Ch2+Ch3+Ch1)/6＝模数真值+(Δ1+Δ2+Δ3)/3

(c)由Ch3进行了6次平均的情况：

平均值＝(Ch3+Ch1+Ch2+Ch3+Ch1+Ch2)/6＝模数真值+(Δ1+Δ2+Δ3)/3

因此，与对数字信号进行了3次平均的情况相同，无论由Ch1、Ch2、Ch3中的哪一个开始计算平均，平均后的平均值的模数转换误差都为定值。因此，模数转换值的平均值的相对变化量不会产生误差。

此外，也可以是，例如所述模数转换器30为具有四个通道的模数转换部的结构，设为其通道数即4的整数倍1倍、2倍或3倍……中的任一个来构成所述数字电路40。

此外，所述第一、第二、第三模数转换部31、32、33为逐位比较型模数转换器，但并不限定于此，也可以是闪烁型模数转换器等其他种类的模数转换器。

此外，所述模数转换装置10对码盘式编码器的输出信号进行模数转换，但也可以用于除此以外的装置的输出信号的模数转换。即，与所述模拟电路20连接的模拟信号源并不限定于码盘式编码器的受光元件，也可以是例如伺服电机的控制电路等任意的模拟信号源。此外，与所述数字电路40连接的所述存储装置51并不限定于码盘式编码器的存储装置，也可以是例如伺服电机的控制电路等存储装置，所述模数转换装置10也可以具有所述存储装置51。而且，如果通过其他的方式获得所述数字电路40对数字信号进行平均的数字，则也可以不设置所述存储装置51。

需要说明的是，本申请的模数转换装置的要旨如下所述。即，模数转换装置设置为具备所述模数转换器30和连接于所述模数转换器30的所述数字电路40，所述模数转换器30具有并联设置的所述第一、第二、第三模数转换部31、32、33，所述第一、第二、第三模数转换部31、32、33将输入至所述模数转换器30的模拟信号按所述第一、第二、第三模数转换部31、32、33依次转换为数字信号，所述数字电路40按所述第一、第二、第三模数转换部31、32、33的数量的整数倍的值为单位，对所述数字信号进行平均，并且，所述模数转换器30具有连接于所述数字电路40的所述存储装置51，所述存储装置51存储所述第一、第二、第三模数转换部31、32、33的数量的整数倍的值，所述数字电路40从所述存储装置51中读取所述第一、第二、第三模数转换部31、32、33的数量的整数倍的值。

产业上的可利用性

本申请的模数转换装置具备模数转换器和连接于模数转换器的数字电路，模数转换器具有并联设置的多个模数转换部，多个模数转换部将输入至模数转换器的模拟信号按每个模数转换部依次转换为数字信号，数字电路按多个模数转换部的数量的整数倍的值为单位对所述数字信号进行平均，因此能提高数字信号输出的精度。