具体实施方式

提供以下详细描述以帮助读者获得对本文描述的方法、装置和/或系统的全面理解。然而，在理解了本申请的公开之后，本文中描述的方法、装置和/或系统的各种改变、修改和等同物将是显而易见的。

例如，本文中描述的操作顺序仅仅是示例，并且不限于在本文中阐述的那些操作顺序，而是可以在理解本申请的公开之后明显改变，除了必须以一定顺序进行的操作之外。此外，为了更加清楚和简洁，可以省略在理解本申请的公开之后对本领域所理解的特征的描述。

现在将详细参考实施例，在附图中示出了实施例的示例，其中，类似的附图标记始终表示类似的元件，并且为了描述的清楚和简洁，可以放大附图中每个组件的尺寸。在这点上，一个或多个实施例可以具有不同形式，并且不应当被解释为受限于本文所阐明的描述。因此，以下仅通过参考附图来描述实施例，以说明本说明书的各方面。如本文中所使用的，术语“和/或”包括相关联的列出项中的一个或多个的任意和所有组合。诸如“......中的至少一个”之类的表述在元件列表之后时修饰整个元件列表，而不是修饰列表中的单独元件。

除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员在理解本申请的公开之后通常所理解的含义相同的含义。诸如在常用词典中定义的术语应被解释为其含义与在相关技术的上下文和本申请的公开内容中的含义相同，而不应被解释为理想的或过于正式的意义，除非本文明确如此定义。

在对实施例的整个描述中，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到该另一个元件，或者可以在其间插入有插入元件的情况下以电方式连接或耦合到该另一个元件。当在本说明书中使用时术语“包括”和/或“包含”或“具有”和/或“含有”指明所阐述元件的存在，但不排除存在或添加一种或多种其他元件。

本文中使用的术语仅用于描述各种示例，而不用于限制本公开。除非上下文另外明确指示，否则冠词“一”、“一个”和“该”也意在包括复数形式。术语“包括”、“包含”和“具有”表示存在所阐述的特征、数目、操作、构件、元件和/或其组合，但并不排除存在或添加一个或多个其他特征、数目、操作、构件、元件和/或其组合。在下文中，被描述为“上”或“上方”的内容不仅可以包括直接在上方接触，还可以包括在上方非接触，并且被描述为“下”或“下方”的内容不仅可以包括直接在下方接触，还可以包括在下方不接触。

虽然本文中可以使用诸如“第一”、“第二”、“第三”之类的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不应被这些术语限制。相反，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分加以区分。因此，在不脱离示例的教导的情况下，本文中描述的示例中提及的第一构件、组件、区域、层或部分也可以被称为第二构件、组件、区域、层或部分。在本文中，需注意，相对于示例或实施例使用术语“可以”(例如，关于示例或实施例可以包括或实现什么)意味着存在至少一个示例或实施例，在该示例或实施例中包括或实现了这种特征，而所有示例和实施例不限于此。

关于下面描述的一个或多个实施例，各种类型的量子比特是可用的，包括使用超导体的量子比特(即，超导量子比特)，其可以通过半导体或集成电路技术而具有潜在的易于制造的优势。例如，一个或多个实施例可以提供一种具有较高的结构可扩展性的量子计算设备或系统。

图1是根据一个或多个实施例的量子计算设备的透视图。图2是图1的量子计算设备的平面图。图3是沿图1的量子计算设备的线I-I’截取的截面图。图4是沿图1的量子计算设备的线II-II’截取的截面图。

参考图1至图4，量子计算设备(或系统)11可以包括总线芯片100、量子比特芯片200、读出腔结构310、存储腔结构410和内部屏蔽膜500。总线芯片100可以包括总线板110、连接焊盘120、传输焊盘130和传输布线140。总线芯片100可以将从量子计算设备11的外部接收的信号提供给量子比特芯片200，例如，从外部接收的信号可以在连接焊盘120处被接收，并且例如通过连接焊盘120与传输焊盘130之间、传输焊盘130与传输布线140之间以及传输布线140与量子比特芯片200之间的相应交互而被提供给量子比特芯片200。在示例中，总线板110可以沿第一方向(例如，所示的第一方向DR1)延伸，该第一方向与量子比特芯片200延伸所沿的第二方向(例如，第二方向DR2)不同。总线板110可以包括绝缘材料。例如，总线板110可以包括硅(Si)板或蓝宝石板。连接焊盘120可以包括超导材料。例如，作为非限制性示例，连接焊盘120可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

传输焊盘130可以在第一方向DR1上与连接焊盘120间隔开，并且传输焊盘130的一端或其他部分可以面向连接焊盘120的一端或其他部分。传输焊盘130因此可以被配置为与连接焊盘120电容性地耦合。例如，传输焊盘130的端部或其他部分可以在第二方向DR2上具有如下长度，该长度可以与连接焊盘120的端部或其他部分在第二方向DR2上的长度基本相同。作为非限制性示例，第一方向DR1和第二方向DR2可以彼此垂直。在这样的示例中，并且如图2所示，传输焊盘130的端部或其他部分在第二方向DR2上的长度可以等于连接焊盘120的端部或其他部分在第二方向DR2上的长度，而连接焊盘120在第一方向DR1上的长度可以实质上大于传输焊盘130在第一方向DR1上的长度。传输焊盘130可以包括超导材料。例如，作为非限制性示例，传输焊盘130可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

传输布线140可以从传输焊盘130沿第一方向DR1延伸，例如，传输布线140可以电连接到传输焊盘130。传输布线140可以直接接触传输焊盘130。例如，传输布线140和传输焊盘130可以彼此连接而在它们之间没有接口。传输布线140可以包括超导材料。例如，作为非限制性示例，传输布线140可以包括铝(Al)、铌(Nb)、铟(In)及其组合。

作为非限制性示例，量子比特芯片200可以具有贯通焊盘252，并且传输布线140可以与贯通焊盘252相互作用，该贯通焊盘252可以被配置为与由量子比特元件240表示的约瑟夫森结(Josephson Junction)相互作用(例如，电容性地耦合)。另外，在量子计算设备包括分别相对于一个总线芯片100布置的多个量子比特芯片200的示例中，该一个总线芯片100还可以包括例如分别与对应的传输布线140电连接或相互作用的多个高频谐振器150，从而由高频谐振器150产生的相应的高频电磁信号可以控制多个量子比特芯片200的相应多个量子比特之间的量子纠缠的形成。在备选示例中，作为非限制性示例，可以将多个高频谐振器150布置在与多个量子比特芯片200相对应的多个相应总线芯片100上。更进一步地，在示例中，量子计算设备可以是包括多个量子计算设备的量子计算设备或系统，其中每个量子计算设备包括这样的多个量子比特芯片200。例如，下面相对于图1至图4以及进一步相对于图5至图16更详细地对量子计算设备或系统的这种示例进行进一步解释。

因此，量子比特芯片200可以包括量子比特板210、读出天线222、存储天线224、量子比特元件240、读出布线232、存储布线234、贯通布线250和贯通焊盘252。如图1至图4所示，在示例中，可以将量子比特板210设置在总线芯片100上。例如，量子比特板210可以沿第二方向DR2延伸，例如，沿第二方向DR2延伸超过总线芯片100的一侧或更多侧。从与第一方向DR1和第二方向DR2不同的第三方向DR3的视角来看，量子比特板210可以与总线芯片100相交。例如，当第一方向DR1和第二方向DR2是相同水平面中的不同方向时，作为非限制性示例，第三方向DR3可以是竖直方向，因此，量子比特板210可以与总线芯片100竖直地重叠。量子比特板210可以包括在第二方向DR2上彼此间隔开的第一端部210A和相对的第二端部210B。从第三方向DR3的视角来看，量子比特板210的第一端部210A和第二端部210B可以彼此间隔开，其中总线芯片100布置在其间，例如，其中总线芯片100在第一方向DR1上沿量子比特板210的示例性中线延伸。量子比特板210可以包括绝缘材料。例如，量子比特板210可以包括硅(Si)板或蓝宝石板。

读出天线222可以设置在量子比特板210的第一端部210A上。例如，读出天线222可以从量子比特板210的第一端部210A向第二端部210B延伸，例如，延伸到示例性的读出布线232。读出天线222可以电容性地耦合到下面更详细描述的读出连接器320。读出天线222可以被配置为接收从读出连接器320提供的高频信号，并且向读出连接器320发送高频信号，例如，被操作为接收高频信号或者发送高频信号。读出天线222可以包括超导材料。例如，作为非限制性示例，读出天线222可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

可以将存储天线224设置在量子比特板210的第二端部210B上。例如，存储天线224可以从第二端部210B向第一端部210A延伸，例如，延伸到示例性的存储布线234。存储天线224可以电容性地耦合到下面描述的存储连接器220。存储天线224可以被配置为接收从存储连接器220提供的高频信号，并且向存储连接器220发送高频信号，例如，被操作为接收高频信号或发送高频信号。可以将存储天线224设置在下面更详细地描述的存储腔412中，以增加量子比特元件240的相干状态周期持续时间并执行统一操作。存储天线224可以包括超导材料。例如，作为非限制性示例，存储天线224可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

如上所述，可以将量子比特元件240设置在量子比特板210上。量子比特元件240可以代表具有非线性耦合的元件。例如，量子比特元件240可以代表上述示例性的约瑟夫森结。约瑟夫森结可以包括面向彼此的第一超导材料图案和第二超导材料图案、以及第一超导材料图案与第二超导材料图案之间的非超导材料图案(例如，介电膜)或气隙。库珀对(Cooper pair)可以使约瑟夫森结隧穿。库珀对可以指在超导材料图案内不接收电阻的电子对。因此，库珀对可以表示相同的量子状态，并且可以由相同的波函数表示。

读出布线232可以设置在读出天线222与量子比特元件240之间。读出布线232可以沿第二方向DR2延伸。读出布线232可以电连接到读出天线222。例如，读出布线232可以直接接触读出天线222。在量子比特元件240包括示例性的约瑟夫森结的示例中，读出布线232可以电连接到约瑟夫森结的第一超导材料图案。例如，读出布线232可以直接接触第一超导材料图案。在一个示例中，读出布线232、读出天线222和第一超导材料图案可以具有单个结构。换句话说，读出布线232、读出天线222和第一超导材料图案可以彼此连接而在其间没有接口。读出步线232可以包括超导材料。例如，作为非限制性示例，读出布线232可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

存储布线234可以设置在存储天线224与量子比特元件240之间。存储布线234可以沿第二方向DR2延伸。存储布线234可以电连接到存储天线224。例如，存储布线234可以直接接触存储天线224。在量子比特元件240包括示例性的约瑟夫森结的示例中，存储布线234可以电连接到约瑟夫森结的第二超导材料图案。例如，存储布线234可以直接接触第二超导材料图案。在一个示例中，存储布线234、存储天线224和第二超导材料图案可以具有单个结构。换句话说，存储布线234、存储天线224和第二超导材料图案可以彼此连接而在其间没有接口。存储布线234可以包括超导材料。例如，作为非限制性示例，存储布线234可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

可以将贯通布线250设置在量子比特板210中。可以将贯通布线250设置在量子比特元件240下方。例如，贯通布线250可以在第三方向DR3上与量子比特元件240重叠。贯通布线250可以从与量子比特板210的底表面具有相同高度的位置沿第三方向DR3延伸到贯通焊盘252。如上所述，在示例中，贯通布线250可以电连接到传输布线140。例如，贯通布线250可以穿透量子比特板210的底表面并且直接接触传输布线140。贯通布线250可以包括超导材料。例如，作为非限制性示例，贯通布线250可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

贯通焊盘252可以设置在贯通布线250上或其一端处。因此，贯通焊盘252可以电连接到贯通布线250。例如，贯通焊盘252可以直接接触贯通布线250的上端部。在一个示例中，贯通焊盘252可以与贯通布线250具有单个结构。换句话说，贯通焊盘252和贯通布线250可以彼此连接而在其间没有接口。在示例中，如图4所示，贯通焊盘252可以具有比贯通布线250大的周长或直径，例如，与分别沿第三方向DR3相比较。换句话说，例如，贯通焊盘252在第一方向DR1或第二方向DR2上的宽度可以大于贯通布线250分别在第一方向DR1或第二方向DR2上的宽度。贯通焊盘252可以接近或面向量子比特元件240，例如，相对于量子比特元件240配置贯通焊盘以与量子比特元件240电容性地耦合。在量子比特元件240包括约瑟夫森结的示例中，贯通焊盘252可以电容性地耦合到约瑟夫森结的下部超导材料图案。贯通焊盘252可以包括超导材料。例如，作为非限制性示例，贯通焊盘252可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

读出腔结构310可以围绕量子比特芯片200的第一端部210A的至少一部分，例如，读出腔结构310可以封装读出天线222的至少一部分或全部。读出腔结构310可以在其中限定读出腔312。仅作为示例，与没有这种读出腔结构的其他配置相比，通过读出腔结构310的配置，读出腔312可以被配置为用于读出量子比特并用于增加量子比特的相干状态周期持续时间的元件。读出腔结构310可以包括超导材料。例如，作为非限制性示例，读出腔结构310可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

可以将读出连接器320设置在读出腔结构310中或读出腔结构310处。读出连接器320可以被配置为例如用以下方式接入、穿过或穿透读出腔结构310：通过用读出腔结构310对读出天线222的一部分或全部进行配置封装而保持或提供增加相干状态周期持续时间的益处。因此，读出连接器320可以提供接入读出腔312的能力。例如，读出连接器320可以在第二方向DR2上对准或面向读出天线222，并且可以被配置为与读出天线222电容性地耦合。因此，读出连接器320也可以被配置为从量子计算设备11外部的设备接收电信号。读出连接器320可以被配置为将电信号转换为具有高频的电磁波信号。

存储腔结构410可以在第二方向DR2上与读出腔结构310间隔开。例如，存储腔结构410可以围绕量子比特芯片200的第二端部210B的至少一部分，例如，存储腔结构410可以封装存储天线224的至少一部分或全部。存储腔结构410可以在其中限定存储腔412。

仅作为示例，与没有这种存储腔结构的其他配置相比，通过存储腔结构410的配置，存储腔412可以被配置为用于使用量子比特执行统一操作并且用于增加量子比特的相干状态周期持续时间的元件。存储腔结构410可以包括超导材料。例如，作为非限制性示例，存储腔结构410可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

存储连接器220可以设置在存储腔结构410中或存储腔结构410处。存储连接器220可以被配置为例如用以下方式接入、穿过或穿透存储腔结构410：通过用存储腔结构410对存储天线224的一部分或全部进行配置封装而保持或提供增加相干状态周期持续时间的益处。因此，存储连接器220可以提供接入存储腔412的能力。例如，存储连接器220可以在第二方向DR2上对准或面向存储天线224，并且可以被配置为与存储天线224电容性地耦合。因此，存储连接器220也可以被配置为从量子计算设备11外部的设备接收电信号。存储连接器220可以被配置为将电信号转换为具有高频的电磁波信号。

内部屏蔽膜500可以设置在读出腔结构310和存储腔结构410之间。例如，内部屏蔽膜500可以覆盖总线芯片100的一部分和量子比特芯片200的一部分，例如，量子比特芯片200的未被读出腔结构310和存储腔结构410覆盖的部分，因此，内部屏蔽膜500可以提供使总线芯片100和量子比特芯片200可以不受意外电磁波影响的益处。在一个示例中，内部屏蔽膜500可以完全围绕或封装总线芯片100和量子比特芯片200在读出腔结构310与存储腔结构410之间的相应部分。例如，内部屏蔽膜500可以具有下内部屏蔽膜510和上内部屏蔽膜520，并且可以提供如下的附加示例：其中，上内部屏蔽膜520附加地延伸以覆盖量子比特芯片200的剩余侧，例如在下内部屏蔽膜510和上内部屏蔽膜520的相邻端部之间附加地延伸，以完全围绕或封装包括量子比特元件240的量子比特芯片200部分和总线芯片100的与量子比特芯片200重叠的一部分。在这样的非限制性示例中，下内部屏蔽膜510可以在总线芯片100下方接触并支撑总线芯片100。屏蔽膜(例如，下内部屏蔽膜510和上内部屏蔽膜520)可以是或包括超导材料。例如，作为非限制性示例，屏蔽膜可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

如以上关于图1至图4以及以下关于图5至图16所讨论的，量子计算设备可以包括：总线芯片，至少在读出腔结构与存储腔结构之间沿第一方向延伸；以及量子比特芯片，设置在总线芯片上，并且到达进入读出腔结构中以及到达进入存储腔结构中。

在一个或多个实施例中，这样的量子计算设备可以包括总线芯片和在不同的第二方向上延伸的量子比特芯片，其中量子比特芯片包括对由第一超导材料图案和第二超导材料图案形成的量子比特元件加以表示的量子比特元件，第一超导材料图案与至少部分地布置在读出腔结构中的天线连接，第二超导材料图案与至少部分地布置在存储腔结构中的另一天线连接。量子比特芯片可以包括与总线芯片的电连接，该电连接被配置为影响量子比特的形成。对于量子比特形成的影响，该电连接可以包括量子比特芯片中的贯通布线和贯通焊盘，该贯通布线和贯通焊盘被配置为与第二超导材料图案电容性地耦合。量子比特芯片的包括量子比特元件并且在读出腔结构和存储腔结构之间的剩余部分可以由内部屏蔽膜封装，该内部屏蔽膜也可以覆盖总线芯片的与量子比特芯片竖直重叠的一部分。内部屏蔽膜的一部分也可以支撑总线芯片。量子计算系统可以包括两个或更多个量子比特芯片、读出腔、存储腔和高频谐振器，其中高频谐振器用于控制两个或更多个量子比特芯片的相应两个或更多个量子比特之间的量子纠缠形成。

因此，当例如进一步增加量子比特芯片、读出腔和存储腔的数量时，以上量子计算设备或系统描述可以进一步适用于理解各种示例性多量子比特结构的实现。具有这种多量子比特结构的其他示例性量子计算设备或系统将在下面更详细地进行描述。因此，本公开的各种实施例可以提供具有较高的结构可扩展性的量子计算设备和系统。

图5是根据一个或多个实施例的量子计算设备的透视图。图6是图5的量子计算设备的平面图。图7是沿图6的量子计算设备的线III-III′截取的截面图。为了描述的简洁，除非另外指出，否则参考图1至图4给出的描述适用于相同的附图标记，并且因此下面将不再进行重复描述。

参考图5至图7，量子计算设备(或系统)12可以包括总线芯片100、多个量子比特芯片200、读出腔结构310、存储腔结构410和多个内部屏蔽膜500。总线芯片100可以包括总线板110、第一连接焊盘122、第二连接焊盘124、传输焊盘130、传输布线140和高频谐振器150。

对关于图1至图4的总线板110、连接焊盘120、传输焊盘130和传输布线140的描述分别适用于关于图5至图7的总线板110、第一连接焊盘122、传输焊盘130和传输布线140，因此下面将不再进行重复描述。

作为非限制性示例，第二连接焊盘124可以是接合区域，其被配置为与将量子计算设备12的总线芯片100连接到除量子计算设备12之外的另一量子计算设备的总线芯片的连接线进行连接/接合。第二连接焊盘124可以包括超导材料。例如，作为非限制性示例，第二连接焊盘124可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

高频谐振器150可以分别设置在量子比特芯片200之间。高频谐振器150均可以包括用于具有高频的电磁信号的LC谐振器。高频谐振器150可以包括用于在量子比特芯片200的相应量子比特之间形成量子纠缠的元件和配置。每个高频谐振器150的形状、布置或形式不限于所示出的形状、布置或形式。在示例中包括高频谐振器150的各种形状、布置和形式，从而具有用于具有高频的各种电磁信号的相应的LC谐振器功能。高频谐振器150可以沿第一方向DR1顺序地布置。高频谐振器150可以彼此串联地电连接。例如，彼此直接相邻的高频谐振器150可以彼此直接接触。彼此直接相邻的相应传输布线140和高频谐振器150可以电连接。例如，彼此直接相邻的相应传输布线140和高频谐振器150可以彼此直接接触。

量子比特芯片200可以沿第一方向DR1顺序地布置，分别设置在高频谐振器150之间。鉴于本文中关于量子计算设备12的各方面的讨论，以上参考图1至图4提供的对量子比特芯片200的描述适用于图5至图7的每个量子比特芯片200，因此下面将不再重复进行描述。然而，每个量子比特芯片200的每个贯通布线250可以电连接到对应的相邻高频谐振器150。例如，每个贯通布线250可以直接接触总线板110的与彼此直接相邻的高频谐振器150连接的区域。

另外，在示例中，读出腔结构310可以被配置为提供多个读出腔312，其中相应的读出天线222分别设置在对应的读出腔312中。另外，尽管图5和图6示出了布置在一个读出腔结构310中的多个读出腔312，但是实施例不限于此。例如，在其他实施例中，读出腔312可以分别设置在多个读出腔结构内。

读出连接器320可以分别设置在读出腔结构310中或读出腔结构310处。例如，每个读出连接器320可以被配置为接入、穿过或穿透读出腔结构310，诸如以上关于图1至图4所讨论的。因此，读出连接器320均可以提供接入相应读出腔312的能力。读出连接器320可以分别对准或面向沿第二方向DR2延伸的读出天线222。读出连接器320可以被配置为分别电容性地耦合到读出天线222。

存储腔结构410可以被配置为提供存储腔412，其中相应的存储天线224分别设置在对应的存储腔412中。另外，尽管图5至图6示出了布置在一个存储腔结构410中的多个存储腔412，但是实施例不限于此。例如，在其他实施例中，存储腔412可以分别设置在多个存储腔结构内。

存储连接器220可以分别设置在存储腔结构410中或存储腔结构410处。例如，每个存储连接器220可以被配置为接入、穿过或穿透存储腔结构410，诸如以上关于图1至图4所讨论的。因此，存储连接器220均可以提供接入相应存储腔412的能力。存储连接器220可以分别对准或面向沿第二方向DR2延伸的存储天线224。存储连接器220可以被配置为分别电容性地耦合到存储天线224。

内部屏蔽膜500可以设置在读出腔结构310和存储腔结构410之间。内部屏蔽膜500可以分别覆盖量子比特芯片200。总线芯片100可以延伸穿过内部屏蔽膜500。高频谐振器150可以暴露在内部屏蔽膜500之间。上面关于图1至图4的屏蔽示例的进一步讨论也适用于图5至图7的屏蔽示例。

量子纠缠可以发生在量子计算设备12的量子比特之间。

因此，根据图1至图7的一个或多个实施例和描述以及以下图8至图16的描述，一种量子计算设备或系统可以包括沿第一方向布置的多个量子比特芯片、读出腔和存储腔。复数个量子比特芯片、复数个读出腔和复数个存储腔是可用的，注意，示例不限于此处的简要描述。示例包括另外的或更少的相应数量的量子比特芯片、读出腔和存储腔。因此，本公开的各种实施例可以提供具有较高的结构可扩展性的量子计算设备和系统。

图8是根据一个或多个实施例的量子计算设备13的透视图。为了描述的简洁，除非以下另外指出，否侧作为非限制性示例，关于图1至图7和图16的描述适用于相同和相关的附图标记，并且因此下面将不再重复进行描述。

参考图8，量子计算设备(或系统)13可以包括第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c、第四子量子计算设备12d、第一层间屏蔽膜1110、第二层间屏蔽膜1120、第三层间屏蔽膜1130、第一线W1、第二线W2、第三线W3和第四线W4。

第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d中的每一个均可以与以上关于参考图5至图7描述的量子计算设备12所描述的任何示例相同或分别相对应，例如，关于多量子比特设备或系统，每个子量子计算设备可以与以上关于图1至图4的任何量子计算设备描述相对应。第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d可以沿第三方向DR3布置。例如，第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d可以布置成阶梯形式。从第三方向DR3的视角来看，设置在低位置处的子量子计算设备(例如，第一子量子计算设备12a)的第一连接焊盘122和第二连接焊盘124可以通过设置在高位置处的下一子量子计算设备(例如，第二子量子计算设备12b)的步进移位而部分地暴露。

第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130可以设置在第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d之间。第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130可以被配置为阻止意外的电磁波分别在第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d中的任何子量子计算设备之间进行发送和接收。第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130可以是或包括超导材料。例如，作为非限制性示例，第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130均可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

在示例中，第一线W1电连接到在量子计算设备(系统)13外部或在第一子量子计算设备12a、第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d外部的高频电信号生成设备，并且还连接到第一子量子计算设备12a的第一连接焊盘122，从而接收高频电信号。第一线W1可以将由高频电信号生成设备产生的电信号施加到第一子量子计算设备12a的第一连接焊盘122和第二连接焊盘124中的任何一个。

第二线W2可以将第一子量子计算设备12a的第一连接焊盘122和第二连接焊盘124中的另一个电连接到第二子量子计算设备12b的第一连接焊盘122和第二连接焊盘124中的任何一个。

第三线W3可以将第二子量子计算设备12b的第一连接焊盘122和第二连接焊盘124中的另一个电连接到第三子量子计算设备12c的第一连接焊盘122和第二连接焊盘124中的任何一个。

第四线W4可以将第三子量子计算设备12c的第一连接焊盘122和第二连接焊盘124中的另一个电连接到第四子量子计算设备12d的第一连接焊盘122和第二连接焊盘124中的任何一个。

第二线W2、第三线W3和第四线W4可以将由高频电信号生成设备产生的电信号分别提供给第二子量子计算设备12b、第三子量子计算设备12c和第四子量子计算设备12d。第一线W1、第二线W2、第三线W3和第四线W4均可以包括超导材料。例如，作为非限制性示例，第一线W1、第二线W2、第三线W3和第四线W4均可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

因此，根据图1至图8的一个或多个实施例和描述以及以下图9至图16的描述，量子纠缠可以发生在包括如下量子计算系统的量子计算设备或系统的量子比特之间，该量子计算系统可以包括例如沿第三方向堆叠的多个量子计算设备。多个量子计算设备中的每一个可以包括沿第一方向布置的多个量子比特芯片200、读出腔312和存储腔412。尽管为了说明而讨论了具有示例性的多个量子计算设备的量子计算设备或系统，但是实施例不限于此。任一量子计算设备中的量子比特芯片的数量不限于本文的示例性公开，在量子计算设备的不同步骤中，不需要量子比特芯片的数量相同，并且量子计算设备的步骤数量也不限于本文的公开，因为存在具有各种数量的步骤的各种示例。因此，一个或多个实施例展示了可以提供具有较高结构可扩展性的量子计算设备或系统的示例。

图9是根据一个或多个实施例的量子计算设备的透视图。图10是图9的量子计算设备的平面图。图11是沿图9的量子计算设备的线IV-IV′截取的截面图。图12是沿图9的量子计算设备的线V-V’截取的截面图。为了描述的简洁，除非另外指出，否则参考图1至图8给出的描述适用于相同或相关的附图标记，并且因此下面将不再进行重复描述。

参考图9至图12，量子计算设备(或系统)21可以包括总线芯片100、量子比特芯片200、读出腔结构310、存储腔结构410、内部屏蔽膜500和外部屏蔽膜600。例如，总线芯片100可以具有与参考图1至图4描述的总线芯片100的示例配置相同的配置。总线芯片100可以沿第一方向DR1设置，并且量子比特芯片200可以沿第二方向(例如，沿不同的第二方向DR2)设置，然而，关于图9至图12的总线芯片100相对于量子比特芯片200不重叠，或者不被重叠。在图9至图12的示例中，可以在将读出腔结构310沿第二方向DR2布置之后，将总线芯片100沿第二方向DR2进行布置。

量子比特芯片200可以包括量子比特板210、读出天线222、存储天线224、读出布线232、存储布线234、贯通布线250、贯通焊盘252和下布线260。读出天线222、存储天线224、读出布线232、存储布线234、贯通布线250和贯通焊盘252可以分别与参考图1至图4描述的读出天线222、存储天线224、读出布线232、存储布线234、贯通布线250和贯通焊盘252基本相同。

与图1至图4中对传输布线140到量子比特芯片200的贯通布线250的连接的上述讨论相似，图9至图12的下布线260被配置为将总线芯片100的传输布线140连接到量子比特芯片200的贯通布线250，例如，由于在图9至图12的示例中总线芯片100和量子比特芯片200的量子比特元件240是分开的，因此下布线260可以用于将传输布线140连接到贯通布线250。例如，量子比特板210可以在第二方向DR2上从总线芯片100延伸到存储腔412中，其中量子比特板210的在第二方向DR2上的两个端部中的一个示例性端部可以设置在总线芯片100上，而另一端可以设置在存储腔412内。量子比特板210可以被配置为在第二方向DR2上穿透读出腔结构310中的例如面向彼此的一对侧壁。作为非限制性示例，读出腔结构310的面向总线芯片100的侧壁可以是其中配置或掩埋有读出连接器320的侧壁。在本文中，尽管作为非限制性示例，存在关于任何板或芯片的穿透了完全或部分形成的腔结构或屏蔽膜的示例，但是这些示例也包括如下示例：其中，相对于这样的板或芯片的任何现有结构形成这样的腔结构或屏蔽膜，以导致这种接入或穿透。作为另一示例，本文关于配置在侧壁或腔结构中或者配置在侧壁或腔结构处的连接器的示例还可以包括掩埋在侧壁或腔结构中的连接器。

为了将传输布线140连接到量子比特芯片200的贯通布线250，可以将下布线260设置在量子比特板210下方。例如，下布线260可以沿着量子比特板210的底部过渡或延伸，并且在一个示例中，可以掩埋在量子比特板210的下侧内，例如，直到贯通布线250到达量子比特元件240下方。例如，下布线260可以沿第二方向DR2延伸。在示例中，下布线260可以直接接触传输布线140并且直接接触贯通布线250。

围绕量子比特芯片200的内部屏蔽膜500可以设置在读出腔结构310和存储腔结构410之间。内部屏蔽膜500可以与参考图1至图4描述的内部屏蔽膜500基本相同。

可以从读出腔结构310的例如面向总线芯片100的上侧和下侧设置外部屏蔽膜600，以覆盖总线芯片100和量子比特芯片200。外部屏蔽膜600可以围绕总线芯片100和量子比特芯片200，例如，覆盖相应的上表面和下表面。在一个示例中，外部屏蔽膜600还可以完全覆盖量子比特芯片200的端部，例如，从而封装总线芯片100以及量子比特芯片200的延伸超过读出腔结构310的整个部分。外部屏蔽膜600可以包括超导材料。例如，作为非限制性示例，外部屏蔽膜600可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

因此，根据图1至图12的一个或多个实施例和描述以及以下关于图13至图16的讨论，一种量子计算设备可以包括：总线芯片，沿第一方向延伸；以及量子比特芯片，设置在总线芯片上，沿第二方向延伸并且到达读出腔结构中以及到达存储腔结构中。与关于相对于读出腔结构布置总线芯片的上述描述相似，示例包括：相对于关于读出腔结构的读出腔布置的总线芯片(但是相比于参考图1至图4的讨论，布置在读出腔结构的另一侧)、以及设置在总线芯片上并到达读出腔结构中以及到达存储腔结构中的量子比特芯片。示例包括复数个量子比特芯片、读出腔和存储腔，从而可以提供具有较高的结构可扩展性的量子计算设备或系统。

图13是根据一个或多个实施例的量子计算设备的透视图。图14是图13的量子计算设备的平面图。图15是沿图14的量子计算设备的线VI-VI’截取的截面图。为了描述的简洁，除非另外指出，否则参考图9至图12给出的描述适用于相同或相关的附图标记，因此下面将不再进行重复描述。

参考图13至图15，量子计算设备(或系统)22可以包括总线芯片100、量子比特芯片200、读出腔结构310、存储腔结构410、内部屏蔽膜500和外部屏蔽膜600。总线芯片100可以包括总线板110、第一连接焊盘122、第二连接焊盘124、传输焊盘130、传输布线140和高频谐振器150。总线板110、第一连接焊盘122、传输焊盘130和传输布线140可以分别与参考图9至图12描述的总线板110、连接焊盘120、传输焊盘130和传输布线140基本相同，并且与图5至图8的总线芯片100相关，考虑到图9至图12及以下的公开，图5至图8的描述也是适用的。

作为非限制性示例，第二连接焊盘124可以是接合区域，其被配置为与将量子计算设备22的总线芯片100连接到除量子计算设备22之外的另一量子计算设备的总线芯片的连接线进行连接/接合。第二连接焊盘124可以包括超导材料。例如，作为非限制性示例，第二连接焊盘124可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

高频谐振器150可以分别设置在量子比特芯片200之间。高频谐振器150均可以包括用于具有高频的电磁信号的LC谐振器。高频谐振器150可以包括用于在量子比特芯片200的相应量子比特之间形成量子纠缠的元件和配置。每个高频谐振器150的形状、布置或形式不限于所示出的形状、布置或形式。在示例中包括高频谐振器150的各种形状、布置和形式，从而具有用于具有高频的各种电磁信号的相应的LC谐振器功能。高频谐振器150可以沿第一方向DR1顺序地布置。高频谐振器150可以彼此串联地电连接。例如，彼此直接相邻的高频谐振器150可以彼此直接接触。彼此直接相邻的相应传输布线140和高频谐振器150可以电连接。例如，彼此直接相邻的相应传输布线140和高频谐振器150可以彼此直接接触。

量子比特芯片200可以沿第一方向DR1顺序地布置，分别设置在高频谐振器150之间。每个量子比特芯片200可以包括量子比特板210、读出天线222、存储天线224、读出布线232、存储布线234、贯通布线250、贯通焊盘252和下布线260。每个量子芯片200可以与参考图9至图12描述的量子比特芯片200基本相同。下布线260可以电连接到高频谐振器150。例如，下布线260可以直接接触彼此直接相邻的高频谐振器150所连接到的区域。相邻的连接以及下面关于读出腔结构、读出腔、读出连接器、存储腔结构、存储腔和存储连接器的讨论也与以上关于图5至图7的描述有关，关于图13至图15中的相同的附图标记特征也结合了该描述。

读出腔结构310可以包括相应的读出腔312。读出天线222可以分别设置在读出腔312中。尽管示出了其中读出腔312被布置在一个读出腔结构310中的示例，但是示例不限于此。在另一示例中，读出腔312可以分别设置在多个读出腔结构内。

读出连接器320可以分别设置在读出腔结构310中或读出腔结构310处。例如，每个读出连接器320可以被配置为接入、穿过或穿透读出腔结构310，例如以上所讨论的。因此，读出连接器320均可以提供接入相应读出腔312的能力。读出连接器320可以在第三方向DR3上与量子比特板210间隔开，例如，读出连接器320可以在第三方向DR3上与读出天线222稍微错位。然而，读出连接器320的位置和间隔在本文中不受限制。读出连接器320可以分别电容性地耦合到读出天线222。

存储腔结构410可以包括存储腔412。存储天线224可以分别设置在存储腔412中。尽管示出了其中存储腔412被布置在一个存储腔结构410中的示例，但是示例不限于此。例如，在另一个实施例中，存储腔412可以分别设置在多个存储腔结构内。

存储连接器220可以分别设置在存储腔结构410中或存储腔结构410处。例如，每个存储连接器220可以被配置为接入、穿过或穿透存储腔结构410，例如以上所讨论的。因此，存储连接器220均可以提供接入相应存储腔412的能力。存储连接器220可以在第二方向DR2上分别面向存储天线224或与存储天线224对准。存储连接器220可以分别电容性地耦合到存储天线224。

内部屏蔽膜500可以设置在读出腔结构310和存储腔结构410之间。内部屏蔽膜500可以分别覆盖量子比特芯片200。

外部屏蔽膜600可以设置为分别覆盖量子比特芯片200。例如，外部屏蔽膜600可以分别完全覆盖量子比特芯片200的端部。总线芯片100可以延伸穿过外部屏蔽膜600。高频谐振器150可以暴露在外部屏蔽膜600之间。

量子纠缠可以发生在量子计算设备22的量子比特之间。

因此，根据图1至图15的一个或多个实施例和描述以及以下图16的描述，一种量子计算设备可以包括沿第一方向布置的多个量子比特芯片、读出腔和存储腔。可以提供复数个量子比特芯片、复数个读出腔和复数个存储腔，注意，本公开的示例不限于此。在各种示例中，各种数量的量子比特芯片、读出腔和存储腔是可用的。因此，本公开的各种实施例可以提供具有较高的结构可扩展性的量子计算设备或系统。

图16是根据一个或多个实施例的量子计算设备的透视图。为了描述的简洁，除非另外指出，否则参考图8至图15给出的描述适用于相同或相关的附图标记，因此下面将不再进行重复描述。

参考图16，量子计算设备(或系统)23可以包括第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c、第四子量子计算设备22d、第一层间屏蔽膜1110、第二层间屏蔽膜1120、第三层间屏蔽膜1130、第一线W1、第二线W2、第三线W3和第四线W4。第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d中的任何一个或全部可以分别与参考图13至图15所描述的量子计算设备22基本相同，其中，量子计算设备的阶梯化或堆叠以及量子计算设备之间的连接也与图8的公开有关，鉴于以下内容，并入图8的描述。

第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d可以沿第三方向DR3堆叠。第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d可以布置成阶梯或堆叠形式。从第三方向DR3的视角来看，设置在低位置处的子量子计算设备(例如，第一子量子计算设备22a)的第一连接焊盘122和第二连接焊盘124可以通过堆叠或设置在较高位置处的子量子计算设备(例如，第二子量子计算设备22b)而部分地暴露。

第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130可以设置在第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d之间。第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130可以被配置为阻止意外的电磁波分别在第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d中的任何子量子计算设备之间进行发送和接收。第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130可以是或包括超导材料。例如，作为非限制性示例，第一层间屏蔽膜1110、第二层间屏蔽膜1120和第三层间屏蔽膜1130均可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

在示例中，第一线W1电连接到在量子计算设备(系统)23外部或在第一子量子计算设备22a、第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d外部的高频电信号生成设备，并且还连接到第一子量子计算设备22a的第一连接焊盘122，从而接收高频电信号。第一线W1可以将由高频电信号生成设备产生的电信号施加到第一子量子计算设备22a的第一连接焊盘122和第二连接焊盘124中的任何一个。本文中图1至图7和图9至图15的量子计算设备和系统示例可以类似地从高频生成设备接收高频电信号，例如，由关于图1至图4和图9至图12的连接焊盘120或者由关于图5至图7和图13至图15的第一连接焊盘122接收。作为各个非限制性示例，可以从图1至图7和图9至图15的任何量子计算设备或系统的外部提供高频生成设备。

第二线W2可以将第一子量子计算设备22a的第一连接焊盘122和第二连接焊盘124中的另一个电连接到第二子量子计算设备22b的第一连接焊盘122和第二连接焊盘124中的任何一个。

第三线W3可以将第二子量子计算设备22b的第一连接焊盘122和第二连接焊盘124中的另一个电连接到第三子量子计算设备22c的第一连接焊盘122和第二连接焊盘124中的任何一个。

第四线W4可以将第三子量子计算设备22c的第一连接焊盘122和第二连接焊盘124中的另一个电连接到第四子量子计算设备22d的第一连接焊盘122和第二连接焊盘124中的任何一个。

第二线W2、第三线W3和第四线W4可以将由高频电信号生成设备产生的电信号分别提供给第二子量子计算设备22b、第三子量子计算设备22c和第四子量子计算设备22d。第一线W1、第二线W2、第三线W3和第四线W4可以包括超导材料。例如，作为非限制性示例，第一线W1、第二线W2、第三线W3和第四线W4均可以包括铝(Al)、铌(Nb)、铟(In)或其组合。

量子纠缠可以发生在量子计算设备23的量子比特之间。

如以上关于图1至图16所讨论的，一种量子计算系统可以包括例如沿第三方向堆叠的多个量子计算设备。多个量子计算设备中的每一个可以包括沿第一方向布置的多个量子比特芯片、读出腔和存储腔。尽管为了说明而讨论了多个量子计算设备，但是实施例不限于此。任何一个堆叠的量子计算设备中的量子比特芯片的数量不限于本文的示例性公开，在量子计算设备的不同步骤中，不需要量子比特芯片的数量相同，并且量子计算设备的步骤数量也不限于本文的公开，因为存在具有各种数量的步骤的各种示例。因此，一个或多个实施例展示了可以提供具有较高结构可扩展性的量子计算系统或设备的示例。

尽管本公开包括特定示例，但是在理解了本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可以对这些示例进行形式和细节上的各种改变。本文描述的示例应仅被认为是描述性的，而不是为了限制的目的。每个示例中的特征或方面的描述应被认为适用于其他示例中的类似特征或方面。如果所描述的技术以不同的顺序执行和/或如果所描述的系统、架构、设备或组件中的组件以不同的方式组合和/或被其他组件或其等同物替换或补充，则可以实现合适的结果。因此，本公开的范围不是由详细描述来限定，而是由权利要求及其等同物来限定，并且在权利要求及其等同物的范围内的所有变化都将被解释为包括在本公开中。