阅读说明：本技术 SiC外延晶片及其制造方法 (SiC epitaxial wafer and method for producing same ) 是由 西原祯孝 深田启介 于 2020-02-04 设计创作，主要内容包括：本发明提供V<Sub>F</Sub>劣化得到抑制的SiC外延晶片。本发明的SiC外延晶片(10)是在SiC单晶基板(1)上形成有SiC外延层(2)的SiC外延晶片,SiC外延层(2)所包含的由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度为1个/cm<Sup>2</Sup>以下。(The present invention provides V F A SiC epitaxial wafer in which deterioration is suppressed. The SiC epitaxial wafer (10) of the present invention is a SiC epitaxial wafer in which a SiC epitaxial layer (2) is formed on a SiC single crystal substrate (1), and the total density of large pit defects caused by micropipes in the substrate and large pit defects caused by carbon inclusions in the substrate, which are contained in the SiC epitaxial layer (2), is 1 piece/cm 2 The following.)

SiC外延晶片及其制造方法

技术领域

本发明涉及SiC外延晶片及其制造方法。

本申请基于2019年2月6日在日本申请的特愿2019－020075号主张优先权，将其内容援引于此。

背景技术

碳化硅(SiC)与硅(Si)相比，具有击穿电场大1个数量级、带隙大3倍、导热系数高3倍左右等特性。碳化硅由于具有这些特性，所以期待在功率器件、高频器件、高温动作器件等中的应用。因此，近年来，上述那样的半导体器件中已经在使用SiC外延晶片。

为了促进SiC器件的实用化，确立高品质的晶体生长技术、高品质的外延生长技术是不可缺少的。

SiC器件通常使用SiC外延晶片制作，SiC外延晶片是在SiC单晶基板(有时简称为SiC基板)上通过化学气相生长法(Chemical Vapor Deposition：CVD)等使成为器件的有源区的SiC外延层(膜)生长而得的，SiC单晶基板是从用升华再结晶法等来进行生长的SiC的块状单晶加工而得的。

更具体而言，SiC外延晶片通常是在将与(0001)面在＜11－20＞方向具有倾斜角的面作为生长面的4H－SiC单晶基板上进行阶梯流生长(来自原子阶梯的横向生长)而使4H的SiC外延层生长。

作为SiC外延晶片的外延层的缺陷，已知有继承SiC单晶基板的缺陷的缺陷和外延层中新形成的缺陷。作为前者，已知有贯通位错、基面位错、胡萝卜型缺陷(carrot defect)等，作为后者，已知有三角形缺陷等。

例如，胡萝卜型缺陷从外延表面侧观察时是在阶梯流生长方向较长的棒状的缺陷，被认为是以基板的位错(贯通螺旋位错(TSD)或基底面位错(BPD))或基板上的划痕作为起点形成的(参照非专利文献1)。

另外，三角缺陷沿阶梯流生长方向(＜11－20＞方向)朝向从上游向下游侧三角形的顶点和其对边(底边)依次排列的方向形成。被认为三角缺陷是以制造SiC外延晶片时的外延生长前的SiC单晶基板上或外延生长中的外延层内存在的异物(塌陷，Downfall)为起点，从其开始沿基板的倾斜角3C多晶型物的层延伸而在外延表面露出的(参照非专利文献2)。

最近，发现了由SiC单晶基板中的碳夹杂物(以下，有时称为“基板碳夹杂物”)引起的大凹坑缺陷(参照专利文献1)。由该基板碳夹杂物引起的大凹坑(Large-pit)缺陷以SiC单晶基板中的碳夹杂物作为起点在外延层变换(转换)为新的缺陷。

现有技术文献

专利文献

【专利文献1】日本特开2018－039714号公报

【非专利文献】

【非专利文献1】J.Hassan et al.,Journal of Crystal Growth 312(2010)1828-1837

【非专利文献2】C.Hallin et al.,Diamond and Related Materials 6

(1997)1297-1300

发明内容

已知对使用SiC外延晶片制成的pn二极管、MOSFET的寄生二极管(体二极管)等包含双极动作的元件正向通电时，会发生V_F劣化(双极劣化)。V_F劣化是指正向通电时，基底面位错扩展为属于面缺陷的堆垛层错(SF：Stacking Fault)，该堆垛层错作为电阻发挥作用而导致正向电压(V_F)上升的现象。

本发明人进行了深入研究，结果首次发现大凹坑缺陷因正向通电而扩展为堆垛层错，导致V_F劣化。已知施加正向电流后以基底面位错为起点进行扩展而形成堆垛层错。然而，以往已知施加正向电流后以大凹坑缺陷为起点扩展而形成堆垛层错。对于以该大凹坑缺陷为起点的堆垛层错的形成机理，认为其与伴随大凹坑缺陷的沿基底面方向延伸的位错相关。

在正向通电后，由基板碳夹杂物引起的大凹坑缺陷和由基板的微管(micropipe)引起的大凹坑缺陷都可以作为起点扩展而变换为堆垛层错。

因此，作为SiC器件用的SiC外延晶片，要求使用降低了大凹坑缺陷的密度的，优选没有大凹坑缺陷的晶片。

本发明鉴于上述问题而进行的，目的在于提供V_F劣化得到抑制的SiC外延晶片及其制造方法。

本发明为了解决上述课题，提供以下的手段。

(1)本发明的第1方式的SiC外延晶片是在SiC单晶基板上形成有SiC外延层的SiC外延晶片，上述SiC外延层中所包含的由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度为1个/cm²以下。

(2)上述(1)所述的SiC外延晶片的由上述基板的微管引起的大凹坑缺陷的密度可以为0.5个/cm²以下。

(3)本发明的第2方式的SiC外延晶片的制造方法，是在SiC单晶基板上形成有SiC外延层的SiC外延晶片的制造方法，具有对上述SiC单晶基板中的微管和基板碳夹杂物的合计密度为1个/cm²以下的SiC单晶基板进行分选的工序。

根据本发明的SiC外延晶片，能够提供V_F劣化得到抑制的SiC外延晶片。

附图说明

图1表示本发明的一个实施方式的SiC外延晶片的剖面示意图。

图2中(a)是本发明的SiC外延晶片的SICA图像，图2中(b)是与(a)对应的PL图像。

图3是由基板的微管引起的大凹坑缺陷附近的剖面的STEM图像。

图4是表示使用图2示出的SiC外延晶片制成的pn二极管的正向通电试验前后的电特性图。

符号说明

1 SiC单晶基板

2 SiC外延层

10 SiC外延晶片

具体实施方式

以下，使用附图对作为应用了本发明的实施方式的SiC外延晶片及其制造方法进行详细说明。应予说明，对于以下的说明中使用的附图，为了使特征易于理解，为方便起见有时放大属于特征的部分，并且各构成要素的尺寸比率等不一定与实际相同。另外，以下的说明中例示的材料、尺寸等是一个例子，本发明不受此限定，可以在起到本发明的效果的范围适当地变更实施。

(SiC外延晶片)

图1是本发明的一个实施方式的SiC外延晶片的剖面示意图。

图1所示的SiC外延晶片10是在SiC单晶基板1上形成有SiC外延层2的SiC外延晶片，SiC外延层2所包含的由微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度为1个/cm²以下。

本发明的SiC外延晶片中使用的SiC单晶基板优选为4H的SiC单晶基板。

另外，本发明的SiC外延晶片中使用的SiC单晶基板具有倾斜角，例如，优选为0.4°～8°。典型的是可以使用倾斜角4°的SiC单晶基板。

作为SiC单晶基板的厚度，没有特别限定，例如，可以使用150μm～550μm以下的SiC单晶基板。优选可以使用300μm～400μm的SiC单晶基板。

作为SiC单晶基板的尺寸，没有特别限定，例如，可以使用3英寸～6英寸的SiC单晶基板。

本说明书中“大凹坑缺陷”是指使用并列设置了共聚焦微分干涉显微镜和光致发光(PL)观察功能的检查装置(Lasertec株式会社制，SICA88)时具有如下特征的缺陷。得到的显微镜图像(以下，有时称为SICA图像)中，该缺陷是尺寸(用直线连接图像的外圆周的2点间时的最大距离)为5μm以上的凹陷或者孔(凹坑)。加之，在使用长通滤光片(≧660nm)得到的PL图像中，该缺陷是与显微镜图像中的尺寸相同的或者为其以上的尺寸且看起来是白色的缺陷。

另外，关于SICA图像中尺寸为5μm以上且小于10μm的凹陷或孔(凹坑)且PL图像中与显微镜图像中的尺寸相同的或为其以上的尺寸的看起来是白色的缺陷，对于尺寸小的缺陷，从经验来看50％左右既不是由基板碳夹杂物引起的，也不是由基板的微管引起的。换言之，这种情况中，50％左右是由基板碳夹杂物引起的或者由基板的微管引起的。

另一方面，关于SICA图像中尺寸为10μm以上且小于15μm的凹陷或孔(凹坑)且PL图像中与显微镜图像中的尺寸相同的或为其以上的尺寸的看起来是白色的缺陷，从经验上看90％左右是由基板碳夹杂物引起的或者由基板的微管引起的。

另外，关于SICA图像中尺寸为15μm以上的凹陷或孔(凹坑)且PL图像中与显微镜图像中的尺寸相同的或为其以上的尺寸的看起来是白色的缺陷，经验上看几乎100％是由基板碳夹杂物引起的或者是由基板的微管引起的。

如上所述，根据SiC外延晶片的SICA图像的凹陷或孔(凹坑)的尺寸以及该凹陷或孔(凹坑)的PL图像的尺寸和被观察到的样子，可以按上述概率来鉴定凹陷或孔(凹坑)是属于由基板碳夹杂物引起的大凹坑缺陷和由基板的微管引起的大凹坑缺陷中的哪一种的概率。

以下，对通过将SiC单晶基板的SICA图像和PL图像与SiC外延晶片的SICA图像和PL图像组合，以高概率识别由基板碳夹杂物引起的大凹坑缺陷和由基板的微管引起的大凹坑缺陷的方法进行说明。

＜由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的识别方法＞

SiC外延晶片的SiC外延层的大凹坑缺陷的起因，可以通过将SiC单晶基板中的基板碳夹杂物和基板的微管的SICA图像和PL图像与SiC外延晶片的SICA图像和PL图像对比而以高精度鉴定。

SiC单晶基板的PL图像中存在黑点的情况下，在与该SiC单晶基板相同的晶锭中邻接的SiC单晶基板的PL图像中也在几乎相同的位置存在黑点时，该黑点可以鉴定为基板的微管。由此，其后，形成外延层而在SiC外延晶片的与该黑点对应的位置形成的大凹坑缺陷可以鉴定为由基板的微管引起的大凹坑缺陷。此时的大凹坑缺陷在SICA图像中大多观察到凹坑，在PL图像中大多观察到白色圆形(包括椭圆形、扁平圆形等)、蜘蛛网状(中心有一个核，其周围有绳状物或绳状物的集合等)。

另一方面，SiC单晶基板的SICA图像中观察到凹坑且PL图像中黑点存在的情况下，在与该SiC单晶基板相同的晶锭中邻接的SiC单晶基板的PL图像中几乎相同的位置不存在黑点时，PL图像中的黑点可以鉴定为基板的碳夹杂物。由此，其后，形成外延层在SiC外延晶片与该黑点对应的位置上形成的大凹坑缺陷可以鉴定为由基板碳夹杂物引起的大凹坑缺陷。此时的大凹坑缺陷大多在SICA图像中观察到凹坑、在PL图像中观察到白色圆形(包括椭圆形、扁平圆形等)。

应予说明，即便用电子显微镜等观察SiC外延晶片的剖面，也可以准确地区分由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷。

SiC外延晶片中，如果由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度为1个/cm²以下，则符合通常的SiC器件的规格。

这里，对于SiC外延晶片的“由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度”中的“由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷”，按各尺寸对应于以下缺陷。对于SICA图像中尺寸为5μm以上且小于10μm的凹陷或孔(凹坑)，且PL图像中与显微镜图像中尺寸相同的或为其以上的尺寸的看起来是白色的缺陷，使计数出的数的50％对应于该缺陷。另外，对于SICA图像中尺寸为10μm以上且小于15μm的凹陷或孔(凹坑)且PL图像中与显微镜图像中尺寸相同的或为其以上的尺寸的看起来是白色的缺陷，计数出的数的90％对应于该缺陷。另外，对于SICA图像中尺寸为15μm以上的凹陷或孔(凹坑)、且PL图像中与显微镜图像中尺寸相同的或其以上的尺寸的看起来是白色的缺陷，计数出的数的全部对应于该缺陷。使它们的合计为该缺陷的个数。“由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度”是指将上述的缺陷的合计数除以面积而得的面积密度。

SiC外延晶片优选由基板的微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度为0.1个/cm²以下，更优选为0.01个/cm²以下，进一步优选为0个/cm²。

图2中示出本发明的SiC外延晶片的SICA图像和PL图像。图2中(a)为SICA图像，图2中(b)为PL图像。

SiC外延晶片如下制作。

作为SiC单晶基板，使用相对于(0001)Si面在＜11－20＞方向具有4°的倾斜角的、4英寸的4H－SiC单晶基板。

对4H－SiC单晶基板进行公知的研磨工序。其后，将该单晶基板设置于CVD装置，进行利用氢气的基板表面的清洁化(蚀刻)工序。接下来，使用硅烷和丙烷作为原料气体，一边供给氢作为载气，一边在生长温度1500℃以上、C/Si比为1.25以下的条件下，进行SiC外延生长工序，在SiC单晶基板上形成膜厚10μm的SiC外延层，得到SiC外延晶片。

图2中示出的SiC外延晶片中的大凹坑在SICA图像中是直径15μm左右的圆形，在PL图像中是直径20～30μm左右的圆形。对于SiC外延层形成前的4H－SiC单晶基板的表面，得到SICA图像，通过剖面分析确认该大凹坑缺陷是由基板的微管引起的大凹坑缺陷。

图3是通过扫描透射式电子显微镜(STEM)观察该大凹坑缺陷的剖面的图像。标尺是各刻度显示0.6μm。

图3所示的STEM图像是一个例子，STEM图像中，在下方的基板的位置能够看到微管。另外，存在从该基板的微管延伸的位错，在该位错的前方的表面侧看到大凹坑缺陷(图2)。这样，在图3所示的STEM图像中清楚地显示外延表面的大凹坑缺陷由基板的微管引起。而且，如图3所示，在该基板的微管与表面的大凹坑缺陷之间存在位错。该位错中，除了向表面延伸的位错之外，还看到沿基底面延伸的位错。该基底面延伸的位错在正向通电时扩展为堆垛层错，引起V_F劣化。

使用图2示出的SiC外延晶片利用公知的方法制成pn二极管。在以960A/cm²正向进行1小时的通电的前后，测定正向的电特性，将其结果在图4中示出。通过该通电试验，确认了3.4％的正向电压(V_F)的恶化。此时，SiC外延层不存在BPD，另外，使用SiC单晶基板的BPD密度为400/cm2以下的SiC外延晶片，从而减少由大凹坑缺陷以外的缺陷扩展因素所致的劣化。

本发明的SiC外延晶片优选由基板的微管引起的大凹坑缺陷的密度为0.5个/cm²以下。

这里，关于SiC外延晶片的“由基板的微管引起的大凹坑缺陷的密度”是指将被鉴定为属于由基板的微管引起的大凹坑缺陷的、大凹坑缺陷计数的数除以单位面积的面积密度。由基板的微管引起的大凹坑缺陷的鉴定是如上所述。即，由基板的微管引起的大凹坑缺陷是对使用在相同的晶锭中邻接的SiC单晶基板的SiC外延晶片的SICA图像中，在几乎相同的位置观察到凹坑且PL图像中呈白色圆形(包括椭圆形、扁平圆形等)、蜘蛛网状(中心有一个核，其周围有绳状物或绳状物的集合等)。

本发明人发现基板的微管特别是在基板的周端部时，SiC外延层的生长中容易发生破裂。即便SiC外延层的生长中没有破裂，也可能在其后的器件制作中破裂，但在由基板的微管引起的大凹坑缺陷的密度为10个/cm²以下的情况下没有这种担忧。

(SiC外延晶片的制造方法)

本发明的一个实施方式的SiC外延晶片的制造方法是SiC单晶基板上形成有SiC外延层的SiC外延晶片的制造方法，具有对上述SiC单晶基板中的微管和基板碳夹杂物的合计密度为1个/cm²以下的SiC单晶基板进行分选的工序。

这里，SiC外延晶片的制造方法中的“SiC单晶基板中的微管和基板碳夹杂物的合计密度”是对SiC单晶基板的SICA图像中观察到凹坑和其PL图像观察到黑点的缺陷的个数进行计数而得的合计密度。

作为其他工序，例如基板的研磨工序、SiC外延层的形成工序可以按公知的条件进行。

根据具有上述分选工序的SiC外延晶片的制造方法，能够制造SiC外延层中包含的由微管引起的大凹坑缺陷和由基板碳夹杂物引起的大凹坑缺陷的合计密度为1个/cm²以下的SiC外延晶片。