阅读说明：本技术 亚带隙补偿参考电压生成电路 (Sub-band gap compensation reference voltage generation circuit ) 是由 P·K·潘加 G·D·凯南格 于 2019-09-04 设计创作，主要内容包括：本公开的实施例涉及亚带隙补偿参考电压生成电路。亚带隙参考电压生成器包括生成参考电流(与绝对温度成比例)的参考电流生成器、从参考电流生成输入电压(与绝对温度成比例)的电压生成器、以及差分放大器。差分放大器由参考电流偏置,并且具有接收输入电压的输入和生成与绝对温度成比例的电压的电阻器,该电压与输入电压相加以产生温度不敏感输出参考电压。参考电流生成器可以生成参考电流作为第一和第二晶体管的偏置电压之间的差的函数。通过施加与绝对温度成比例的电流经过在第二晶体管的偏置电压和地之间串联耦合的多个晶体管,并且在多个晶体管中给定的相邻晶体管之间分接节点,电压生成器可以生成输入电压。(Embodiments of the present disclosure relate to sub-bandgap compensated reference voltage generation circuits. The sub-bandgap reference voltage generator includes a reference current generator that generates a reference current (proportional to absolute temperature), a voltage generator that generates an input voltage (proportional to absolute temperature) from the reference current, and a differential amplifier. The differential amplifier is biased by a reference current and has an input receiving an input voltage and a resistor generating a proportional to absolute temperature voltage that is added to the input voltage to produce a temperature insensitive output reference voltage. The reference current generator may generate the reference current as a function of a difference between the bias voltages of the first and second transistors. The voltage generator may generate the input voltage by applying a current proportional to absolute temperature through a plurality of transistors coupled in series between a bias voltage of the second transistor and ground, and tapping a node between given adjacent ones of the plurality of transistors.)

亚带隙补偿参考电压生成电路

相关申请

本申请要求于2018年9月4日提交的美国临时专利申请62/726,564的优先权，其内容通过引用并入至法律允许的最大范围。

技术领域

本公开涉及与温度无关的参考电压生成的领域，并且具体地涉及用于生成与温度无关的参考电压的电路，该参考电压是所生成的带隙电压的一部分。

背景技术

无论温度如何变化，集成电路技术都不提供本质上恒定的参考电压。因此，实际方法是通过组合具有精确互补的温度特性的两个电压生成与温度无关的参考电压。通过将随温度增加的电压(例如，与绝对温度成比例)与随温度降低的电压(例如，与绝对温度互补)相加，只要这些电压的斜率在幅值上相等但符号相反，结果将是与温度无关的电压。

用于生成这种与温度无关的参考电压的常见电路被称为“带隙电压生成器”，其通常具有大约1.25V的输出电压(其接近0K时理论上1.22eV的硅带隙，因此名称为“带隙电压”生成器)。

然而，在某些情况下，可能需要生成与温度无关的参考电压，该参考电压仅是带隙电压的一部分。这可以称为亚带隙参考电压。

例如，一种已知的亚带隙参考电压生成器在N.Sun和R.Sobot的“CMOS中的低电力低电压带隙参考(A Low-power Low-voltage Bandgap Reference in CMOS)”中被描述，该文章被发表于2010年的电子和计算机工程(Electrical and Computer Engineering)，2010年5月第23期加拿大会议。该设计使用与绝对温度成比例(PTAT)并且与绝对温互补度(CTAT)的部件并行实现的补偿电流生成来生成亚带隙参考电压。然而，这种设计可能会遇到在装置启动时达到稳定性的问题，并且在某些情况下，产生的亚带隙参考电压可能略微变化。

另一种已知的亚带隙参考电压生成器在Joao Navarro和Eder Ishibe的“具有低于1V操作的简单CMOS带隙参考电路(A simple CMOS bandgap reference circuit withsub 1V operation)”中被描述，该文章被发表于2011年IEEE国际研讨会的电路和系统(Circuits and Systems，IEEE International Symposium)。该设计通过使用电阻器上的已知电压差对PTAT和CTAT电流求和来生成亚带隙参考电压。但是，所产生的亚带隙参考电压会受到电阻器工艺变化以及电阻器关于温度的电阻变化的影响。

另一种已知的亚带隙参考电压生成器在C.L.Lee，R.M.Sidek，F.Z.Rokhani和N.Sulaiman的“用于低压降稳压器的低电力带隙电压参考(A low power bandgap voltagereference for Low-Dropout Regulator)”中有所描述，该文章被发表于2015年IEEE区域研讨会的微纳电子学2015(Micro and Nanoelectronics 2015IEEE RegionalSymposium)。该设计在其输出级的中间分支处，在两个串联连接的电阻器之间生成亚带隙参考电压。由于电阻器会受到工艺变化和关于温度的电阻变化的影响，因此产生的亚带隙参考电压会受到这些变化的影响。

因此，仍需要在亚带隙参考电压生成器领域中的进一步发展。

发明内容

这里公开的第一方面是包括参考电流生成器、电压生成器和差分放大器的电路。参考电流生成器被配置成生成与绝对温度成比例的参考电流。电压生成器被配置成从参考电流生成输入电压，其中输入电压与绝对温度互补。差分放大器由从参考电流得到的电流偏置，并具有被配置成接收输入电压的输入。差分放大器被配置成生成与输入电压相加的、与绝对温度成比例的电压，该输入电压与绝对温度互补，从而产生温度不敏感输出参考电压。

这里公开的第二方面是一种亚带隙参考电压生成器，包括第一、第二和第三电路。第一电路被配置成生成与绝对温度成比例的电流作为第一和第二双极结晶体管的基极-发射极电压之间的差的函数。第二电路被配置成通过施加与绝对温度成比例的电流经过在第二双极结晶体管的基极-发射极电压和地之间串联耦合的多个场效应晶体管来生成与绝对温度互补的电压，从而在多个场效应晶体管中给定的相邻场效应晶体管之间的节点处生成与绝对温度互补的所述电压。第三电路被配置成通过使用与绝对温度成比例的电流来生成亚带隙参考电压，以将接收与绝对温度互补的电压的单位增益放大器偏置为输入，以生成与绝对温度成比例的电压，并且将与绝对温度成比例的电压和与绝对温度互补的电压相加。

这里公开的方法方面包括生成与绝对温度成比例的参考电流，并且从参考电流生成输入电压，其中输入电压与绝对温度互补。该方法还包括生成与绝对温度成比例的电压，该电压与输入电压相加以产生温度不敏感输出参考电压。

附图说明

图1是根据本公开的亚带隙参考电压生成器的详细示意图。

图2是根据本公开的亚带隙参考电压生成器的一个附加实施例的详细示意图，该亚带隙参考电压生成器与超级源极跟随器组合以生成电压调节器。

具体实施方式

以下公开内容使得本领域技术人员能够制造和使用本文公开的技术方案。在不脱离本公开的精神和范围的情况下，本文描述的一般原理可以被用于除了上面详述的实施例和应用之外的实施例和应用。本公开不旨在被限于所示的实施例，而是与符合本文公开或建议的原理和特征的最宽范围相一致。

现在参考图1描述亚带隙参考电压(Vref)生成器。为了便于解释和理解，将根据三个组成电路块12、14和16来描述Vref生成器。块12负责生成与绝对温度成比例的电流Iptat，而块14负责生成与绝对温度互补的电压Vctat，该电压又用于控制块16内的差分放大器18以生成Vref。

详细地，块12是恒定跨导电路，其中PMOS晶体管P1和P2布置为电流镜，其中PMOS晶体管P1和P2的源极耦合到电源节点VDD，并且PMOS晶体管P1和P2的栅极耦合到PMOS晶体管P1的漏极。NMOS晶体管N1和N2也被布置为电流镜，其中NMOS晶体管N1的漏极耦合到PMOS晶体管P1的漏极，NMOS晶体管N2的漏极耦合到PMOS晶体管P2的漏极，以及NMOS晶体管的栅极N1和N2耦合到NMOS晶体管N2的漏极。NMOS晶体管N1的源极经过电阻器R1耦合到二极管耦合的PNP晶体管QP1的发射极，而NMOS晶体管N2的源极直接耦合到二极管耦合的PNP晶体管QP2的发射极。

一旦在稳定状态下操作，由PMOS晶体管P1和P2形成的电流镜强制NMOS晶体管N1和N2的漏极电流相等，并且因此在NMOS晶体管N1和N2的栅极-源极电压Vgs相等。这导致PNP晶体管QP2的基极-发射极电压Vbe2施加在NMOS晶体管N1的源极。由于电阻器R1在电压Vbe2和Vbe1(PNP晶体管QP1的基极-发射极电压)之间，所以电阻器R1两端的电压是Vbe2-Vbe1，其可以称为ΔVbe。被施加经过电阻器R1的所得电流Iptat与绝对温度成比例，并且由于由NMOS晶体管N1和N2形成的电流镜而流入PNP晶体管QP2。Iptat可以计算为：

Iptat＝ΔVbe/R1

块14由单个分支构成，并且包括二极管耦合的PMOS晶体管P3，该晶体管的源极耦合到电源节点Vdd并且其栅极耦合到其漏极。NMOS晶体管N3的漏极耦合到PMOS晶体管P3的漏极，并且其栅极以电流镜像关系耦合到NMOS晶体管N1和N2的栅极。NMOS晶体管N4的栅极耦合到NMOS晶体管N2的源极，并且因此被电压Vbe2偏置。NMOS晶体管N4的漏极耦合到NMOS晶体管N3的源极。

NMOS晶体管N5和N6是二极管连接的。具体地，NMOS晶体管N5的漏极耦合到NMOS晶体管N4的源极，并且其栅极耦合到其漏极。NMOS晶体管N6的漏极耦合到NMOS晶体管N5的源极，其栅极耦合到其漏极，并且其源极耦合到地。

在操作中，NMOS晶体管N3的源极近似等于NMOS晶体管N2的源极，这导致NMOS晶体管N4的漏极电压近似为Vbe2，要注意它也是NMOS晶体管N4的栅极电压。由于NMOS晶体管N4、N5和N6都承载相同的电流，因此NMOS晶体管N4、N5和N6的栅极-源极电压(Vgs)将是相同的。

由于从NMOS晶体管N4的栅极到NMOS晶体管N6的源极(其接地)的电压是Vbe2，并且由于每个NMOS晶体管N4、N5和N6的Vgs是相同的，所以从NMOS晶体管N5的漏极到地的电压将是2Vbe2/3，该电压是与绝对温度互补的电压并且可以称为Vctat。与电阻分压器相反，使用块14来产生Vctat的目的是避免加载块12的部件。

块16包括PMOS晶体管P4，其源极耦合到电源节点VDD并且其栅极以电流镜像关系耦合到PMOS晶体管P1和P2的栅极。块16还包括由NMOS晶体管N7和N12形成的电流镜。NMOS晶体管N7的漏极耦合到其栅极和PMOS晶体管P4的漏极，并且NMOS晶体管N7的源极耦合到地。

块16还包括单位增益配置中的差分放大器18。差分放大器18包括PMOS负载晶体管P5和P6、二极管耦合的NMOS晶体管N8和N10、两个电阻器R2、NMOS差分输入晶体管N9和N11、以及由NMOS晶体管N12形成的尾电流源。

更详细地，NMOS晶体管N12的栅极耦合到NMOS晶体管N7的栅极和漏极，并且其源极耦合到地。PMOS晶体管P5和P6的源极耦合到电源节点VDD，并且它们的栅极彼此耦合。PMOS晶体管P5的漏极耦合到其栅极。NMOS晶体管N8的漏极耦合到PMOS晶体管P5的漏极，并且其栅极耦合到其漏极。电阻器R2耦合在NMOS晶体管N8的源极和NMOS晶体管N9的漏极之间。NMOS晶体管N9的栅极被Vctat偏置，并且其源极耦合到NMOS晶体管N12的漏极。NMOS晶体管N10的漏极耦合到PMOS晶体管P6的漏极，并且其栅极耦合到其漏极。另一电阻器R2(也表示为R2，以示出这两个电阻器具有相同的电阻)耦合在NMOS晶体管N10的源极和NMOS晶体管N11的漏极之间。NMOS晶体管N11的栅极耦合到其漏极，并且其源极耦合到NMOS晶体管N12的漏极。

在操作中，由于PMOS晶体管P4与PMOS晶体管P1和P2处于电流镜像关系中，因此它从其漏极发射电流Iptat。由NMOS晶体管N7和N12形成的电流镜接收来自PMOS晶体管P4的电流Iptat作为输入，并且由于2：1的镜像比，从差分放大器18的尾部汲取电流2*Iptat。由于差分放大器18的左分支和右分支是平衡的，这意味着电流Iptat流过每个分支。因此，Iptat被施加经过两个电阻器R2，生成与绝对温度成比例的电压Vptat。Vptat可以计算为：

Vptat＝Iptat*R2

由于差分放大器18处于单位增益配置，其输出(在NMOS晶体管N11的漏极处)耦合到其反相输入(NMOS晶体管N11的栅极)，因此在NMOS晶体管N11的漏极处产生电压Vctat。通过将电压Vctat与电压Vptat相加，抵消了温度相关性，并产生亚带隙电压Vref。在数学上，可以注意到，由于Vptat＝Iptat*R2并且由于Iptat＝ΔVbe/R1，通过替换，Vptat可以表示为(ΔVbe/R1)*R2，并且因此：

Vptat＝(R2/R1)*ΔVbe

请注意，由于Vctat＝2Vbe2/3，因此Vref可以计算为：

Vref＝2Vbe2/3+R2/R1ΔVbe

注意到的是，二极管耦合的NMOS晶体管N8和N10用于在Vref和VDD之间提供足够的余量，使得由PMOS晶体管P5和P6形成的电流镜正常工作。

另外参考图2，源极跟随器电路20可用于从参考电压Vref生成调节器电压Vreg。图2中所示的块12、14、16和18与图1中的相同，并且不需要进一步描述，因此以下将集中于源极跟随器电路20。

源极跟随器电路20包括PMOS晶体管P7，其源极耦合到电源节点VDD，并且其栅极以电流镜关系耦合到PMOS晶体管P5和P6的栅极。PMOS晶体管P8的源极耦合到电源节点VDD，并且其栅极耦合到PMOS晶体管P7的漏极。NMOS晶体管N13的漏极耦合到PMOS晶体管P8的栅极，形成超级源极跟随器。NMOS晶体管N14的漏极耦合到NMOS晶体管N13的源极，其源极耦合到地，并且其栅极以电流镜像关系耦合到NMOS晶体管N7和N12的栅极。这在NMOS晶体管N13的源极和PMOS晶体管P8的漏极处产生调节电压Vreg。

该调节电压可以计算如下：

Vreg＝Vref+(VgsN10-VgsN13)

Vref生成器提供的优点包括低电压余量要求，以及Vref的简易缩放。例如，通过改变块14中的二极管耦合的NMOS晶体管的数量可以缩放Vref，因为如图所示使用两个这种晶体管来设置如上所述的2/3的比率。其他数量将产生不同的比率。也可以通过改变R2与R1的比率来缩放Vref。此外，该Vref生成器的部件可以是低电流部件。

虽然已经关于有限数量的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离本文公开的本公开的范围的其他实施例。因此，本公开的范围仅受所附权利要求的限制。