具体实施方式

实例实施例实现优于常规LED照明系统的显著优点。

图1展示可用于汽车照明、家庭照明、安全照明或其中需要效率及低电磁干扰(EMI)的其它应用的发光二极管(LED)照明系统。照明系统包含N个串联连接的模块104到110，其中N是大于或等于一的正整数。串联连接的模块由电流源100供电，电流源100优选地经脉冲宽度调制(PWM)以控制模块的电力及与模块相关联的LED的亮度。每一串联连接的模块传导来自电流源100的电流，以跨越模块提供相应正向电压VF₁到VF_N。然而，因为LED通常是分立元件，所以其电流-电压特性可能不是紧密匹配的。因此，每一正向电压可与串联模块串中的其它正向电压稍微不同。控制电路102控制供应给串联连接的模块的PWM电流脉冲的占空比。此外，控制电路102将编程信号传达到模块中的每一者以控制操作。优选地，这些控制信号通过相同的单个线连接传达到模块，所述单个线连接通过频移键控(FSK)或幅移键控(ASK)调制供应PWM模块电流。模块可有利地作为可个别寻址的模块而受到控制，或者作为一组或多组模块共同受到控制。

图2是如可包含在用于图1的照明系统的模块104到110中的LED模块控制电路200的电路图。模块控制电路经耦合以通过直接连接或通过其它串联连接的模块在阳极端子202处从电流源100(图1)接收正电流。模块控制电路包含对应于端子LED1到LED4的四个通道。端子LED1到LED4分别对应于蓝色、绿色、红色及白色LED通道。这些优选地通过由数字块控制的内部开关激活。替代地，端子LED4可用于汽车前灯或安全照明的高电流白光LED。因此，其可由具有转换速率控制的外部栅极驱动器单独驱动，如下文描述。因此，对于某些应用，可仅使用单个LED通道。对于其它应用，可使用两个或更多个LED通道。当通过相应内部开关选择LED时，来自阳极端子202的电流流过开关以照射LED并通过阴极端子204到接地或V_SS。阴极端子204可通过其它串联连接的模块连接到VSS或者与模块110一样直接连接。当没有选择与模块相关联的LED时，正电流经由具有转换速率(SR)控制及电压调节的旁路开关从阳极端子202分流到阴极端子204。因此，对于任一种情况，端子202处的阳极电压VA相对于端子204处的阴极电压VC发展。阳极及阴极电压(VA-VC)之间的差值是跨越模块的正向电压VF。

LED模块控制电路200还包含输入-输出(IO)比较器电路，以与控制电路102(图1)通信。地址比较器耦合到ADDR端子，以为应用提供个别访问模块的特定的模块地址。电压调节电路从模块正向电压VF发展并调节跨越电容器206的本地V_DD供应电压。针对模块控制电路操作及针对数字块所需的电压参考及本地振荡器信号由本地V_DD供应电压供电。端子EP是裸片附接垫，用于安装模块以进行机械支撑并作为散热器。

图3是展示经配置以直接驱动多个LED的图2的LED模块控制电路200的电路图。在此描述中，相同参考数字用于标识大体上相同电路元件。在此实施例中，端子LED1到LED4直接驱动相应的中等到低亮度LED。在此情况下，LED阳极与阴极端子204之间的10nF去耦电容器可足以衰减EMI。

通过比较，图4是展示经配置以用外部晶体管300间接驱动一个LED用于高亮度及高电流应用的图2的LED模块控制电路200的电路图。此处，1μF去耦电容器与白色LED并联采用。当LED未被选择时，与LED并联采用分流晶体管300以分流模块电流。因此，分流晶体管300优选地在模块外部并且专门设计用于高电流应用。分流晶体管300可为n沟道增强模式晶体管、p沟道增强模式晶体管、双极晶体管、结型场效应晶体管(JFET)或其它合适的切换装置。每一模块的外部组件(例如LED及驱动晶体管)略有不同，因为其不是在同一集成电路上制造的。因此，每一模块的正向电压VF略有不同。

图5展示具有转换速率控制的图1的LED模块的电路图。为清楚起见，省略模块控制电路的一些元件。LED 508、n沟道驱动晶体管510及电容器512及514可在模块控制电路的外部用于高电流应用。电容器514用于过滤n沟道驱动晶体管510的栅极电压。当LED 508未被选择时，N沟道晶体管506将电流从阳极端子分流到阴极端子。因此，n沟道晶体管506也可在模块控制电路的外部用于高电流应用。电阻器502及电容器504在晶体管506上的栅极处形成放大器稳定性补偿网络。在一些实施例中，肖特基二极管516是任选的并且可用于限制n沟道晶体管506处的栅极电压范围。N沟道晶体管518及n沟道驱动晶体管510经耦合以接收控制信号LED_ON。高电平的LED_ON导通n沟道驱动晶体管510以照射LED 508。高电平也导通n沟道晶体管518，借此关断n沟道分流晶体管506。替代地，低电平的控制信号LED_ON关断n沟道晶体管518及n沟道驱动晶体管510两者，使得LED 508未被选择。在此模式中，分流晶体管506的栅极电压由放大器500控制。电阻器526及528在阳极与阴极端子之间形成分压器。放大器500的正输入端子通过电阻器526耦合到阳极端子。负输入端子500耦合到数/模转换器(DAC)524。模/数转换器(ADC)520经耦合以响应于高电平的SAMPLE信号而接收阳极端子电压的样本。在此描述中，所有模块电压均以本地阴极端子为参考。因此，阳极端子电压VA是阳极电压VA与阴极电压VC之间的差值(VA-VC)。ADC将阳极端子电压的数字样本应用于转换速率控制电路522，其将数字样本应用于DAC 524。

参考图6的时序图描述图5的模块控制电路的操作。在时间t0，未选择LED 508并且I_LED为零。LED_ON为低，因此n沟道驱动晶体管510及n沟道晶体管518截止。在此模式中，放大器500控制n沟道分流晶体管506的栅极电压。图7是放大器500的示意图。供应电压V_DD及偏置电压V_BIAS被施加到p沟道偏置晶体管704的相应源极及栅极端子。P沟道偏置晶体管704向p沟道输入706及708的源极端子提供偏置电流。p沟道输入晶体管706的栅极端子是放大器500的负输入端子并且连接到DAC 524。p沟道输入晶体管708的栅极端子是放大器500的正输入端子并且连接到电阻器526。输入晶体管706及708根据输入差分电压对来自偏置晶体管704的偏置电流进行分压。通过输入晶体管706的电流通过n沟道晶体管710传导并镜像在n沟道晶体管714中。通过输入晶体管708的电流通过n沟道晶体管712传导并镜像在n沟道晶体管716中。通过n沟道晶体管714的电流从供应电压V_DD传导通过p沟道晶体管700并镜像在p沟道输出晶体管702中。在时间t0，放大器500的正输入是VA-VC＝0。同样地，放大器500的负输入是SHUNT_REF＝0。设计晶体管大小使得在时间t0，当放大器500的两个输入相等时，输出电压V_OUT足以导通分流晶体管506，因此漏极电流I_SHUNT等于电流I_MASTER 100。

参考图8及9描述转换速率控制电路522的操作。转换速率控制电路包含数字比较器800及向上/向下计数器802。ADC电路520将来自前一循环的阳极端子电压VA的数字样本应用于比较器800的一组输入。计数器802将来自计数器802的当前计数应用于比较器800的另一组输入。计数器802的初始计数与阳极电压VA的数字样本不匹配，因此匹配最初是低的。在时间t1，高电平的SLEW_UP启动SHUNT_REF的正转换速率转变，并且时钟信号CLK开始振荡。高电平的SLEW_UP及低电平的匹配从与门804及从或门806产生高电平输出。来自或门806的高电平被施加到计数器802的计数启用(CNT_EN)端子。来自SLEW_UP的高电平被施加到计数器802的CNT_UP端子，使其响应于时钟信号CLK而向上计数。DAC 524接收增加的计数并在SHUNT_REF中产生对应的逐步线性增加。SHUNT_REF被施加到放大器500的负输入端子(图5)。SHUNT_REF的增加导致来自放大器500的V_OUT的减小，其被施加到n沟道晶体管506的栅极。栅极电压的此减小使得通过n沟道晶体管506的漏极电流I_SHUNT略微减小及阳极电压VA的对应逐步线性增加。VA的增加是归因于对电容器512充电的来自源100的电流。因此，VA跟踪SHUNT_REF的增量增加，如时间t1与t2之间的粗线所指示。然而，在ADC 520的输出处来自先前循环的VA的数字样本保持不变。

计数器802从时间t1到时间t2继续向上计数。在时间t2，SHUNT_REF及阳极端子电压(VA-VC)两者通过受控及逐步线性转换速率达到高电平。也在时间t2，来自计数器802的计数与来自ADC 520的数字样本匹配。比较器800响应地产生高电平匹配信号。高电平的匹配从与门804产生低电平输出。到或门806的两个输入都为低，并在计数器802的CNT_EN端子处产生低输入以停用计数器。在t2之后，SLEW_UP在短时间内保持高，因为在匹配变为高之前，计数器输出何时等于ADC样本通常是未知的。

当匹配变高时，阳极电压VA-VC等于来自先前循环的经采样阳极电压。响应地，LED_ON变高以导通LED驱动晶体管510并照射LED 508。晶体管518也大体上同时导通以将n沟道分流晶体管506的栅极驱动为低。因此，电流I_SHUNT变为零，并且电流I_LED等于I_MASTER。由于若干原因，此转变非常有利。第一，跨越LED 508及n沟道驱动晶体管508的阳极电压(VA-VC)与前一个循环中的相同。因此，模块电流不会发生突然变化，并且不会发生EMI。第二，即使每一模块的正向电压VF可能不同，每一相应模块电压及电流在转变之前及之后是相同的。第三，每一相应模块LED及驱动晶体管不需要安定时间来获得稳定正向电压。这显著降低采用多个串联连接的模块的振荡，并且具有固有的大电感、电容及电流。最后，转变是高效的，因为其发生在匹配变高时。在LED_ON变高之前，串联连接的模块中的正向电压VF安定不需要延迟时间。

再次参见图5及6，在时间t3，样本变高并且ADC 520获取阳极端子电压VA的新样本。电流I_SHUNT在时间t2与t4之间保持低，而电流I_LED等于电流I_MASTER。在时间t4，LED_ON变低并且关断n沟道晶体管518及n沟道驱动晶体管510。这允许放大器500将n沟道分流晶体管506的栅极驱动为高，并且I_SHUNT增加到等于I_MASTER。SLEW_DN变高，使得或门806将高电平启用信号施加到计数器802(图8及9)的CNT_EN端子，使CLK振荡。SLEW_UP将低电平应用于计数器802的CNT_UP端子以启动向下计数。向下计数应用于DAC 524以在SHUNT_REF中引起受控的逐步线性减小。放大器500的负输入处的SHUNT_REF的减小导致n沟道驱动晶体管506的栅极处的输出电压V_OUT的增加。作为响应，n沟道分流晶体管506变得更导电。这产生I_SHUNT的轻微增加，作为I_MASTER及来自电容器512的电流的总和，以及阳极电压VA的逐步减小。因此，VA跟踪SHUNT_REF的增量减少，如时间t4与t5之间的粗线所指示。

在时间t5，计数器802达到零并且SLEW_DN变低。低电平的SLEW_UP及SLEW_DN在计数器启用端子CNT_EN处从或门806产生低电平输出，并且时钟信号CLK振荡终止。因此，电流I_LED变为零，并且电流I_SHUNT等于I_MASTER。由于若干原因，此转变非常有利。第一，跨越n沟道分流晶体管506的阳极电压(VA-VC)与跨越LED 508及n沟道驱动晶体管510的先前电压相同。因此，模块电流不会发生突然改变，并且不会发生EMI。第二，在时间t3对每一模块的相应模块正向电压VF进行采样及存储以用于下一循环。第三，每一相应模块n沟道分流晶体管不需要安定时间来获得稳定正向电压。这显著降低采用多个串联连接的模块的振荡，并且具有固有的大电感、电容及电流。最后，转变是高效的，因为其在一旦LED_ON变低就开始，并在计数器802达到零时结束。

在时间t6，电流I_MASTER及电流I_SHUNT变为零。I_MASTER在新循环开始的时间t7之前保持关闭。电流源100(图1)产生电流I_MASTER。未选择LED 508，且I_LED为零。LED_ON为低，因此n沟道驱动晶体管510及n沟道晶体管518截止。放大器500再次控制n沟道分流晶体管506的栅极电压。ADC电路520将在时间t3获取的阳极电压VA的数字样本应用于比较器800的一组输入。计数器802将当前计数应用于比较器800的另一组输入。计数器802的初始计数与阳极电压VA的数字样本不匹配，因此匹配初始为低。在时间t8，高电平的SLEW_UP启动SHUNT_REF的正转换速率转变，并且时钟信号CLK开始振荡。高电平的SLEW_UP及低电平的匹配从与门804及从或门806产生高电平输出。来自或门806的高电平被施加到计数器802的CNT_EN端子。来自SLEW_UP的高电平被施加到计数器802的CNT_UP端子，使其响应于时钟信号CLK而向上计数。DAC 524接收增加的计数并在SHUNT_REF中产生对应逐步线性增加。SHUNT_REF被施加到放大器500的负输入端子(图5)。SHUNT_REF的增加导致来自放大器500的V_OUT的减小，其被施加到n沟道晶体管506的栅极。栅极电压的此减小使得通过n沟道晶体管506的漏极电流I_SHUNT略微减小及阳极电压VA的对应逐步线性增加。因此，VA跟踪SHUNT_REF的增量增加，如时间t8与t9之间的粗线所指示。

计数器802从时间t8到时间t9继续向上计数。在时间t9，SHUNT_REF及阳极电压(VA-VC)通过受控及逐步线性转换速率达到高电平。也在时间t9，来自计数器802的计数与来自ADC 520的数字样本匹配。比较器800响应地产生高电平匹配信号。高电平的匹配从与门804产生低电平输出。到或门806的两个输入都为低，并在计数器802的CNT_EN端子处产生低输入以停用计数器。在t9之后，SLEW_UP在短时间内保持高，因为在匹配变为高之前，计数器输出何时等于ADC样本通常是未知的。

当匹配变高时，阳极电压VA-VC等于来自先前循环的经采样阳极电压。响应地，LED_ON变高以导通LED驱动晶体管510并照射LED 508。晶体管518也大体上同时导通以将n沟道分流晶体管506的栅极驱动为低。因此，电流I_SHUNT变为零，并且电流I_LED等于I_MASTER。

在时间t10，样本变高并且ADC 520获取阳极电压VA的新样本。电流I_SHUNT在时间t9与t11之间保持低，而电流I_LED等于电流I_MASTER。在时间t11，LED_ON变低并且关断n沟道晶体管518及n沟道驱动晶体管510。这允许放大器500将n沟道分流晶体管506的栅极驱动为高，并且I_SHUNT增加到等于I_MASTER。SLEW_DN变高，使得或门806将高电平启用信号施加到计数器802的CNT_EN端子，使CLK振荡。SLEW_UP将低电平应用于计数器802的CNT_UP端子以启动向下计数。向下计数应用于DAC 524以在SHUNT_REF中引起受控的逐步线性减小。放大器500的负输入处的SHUNT_REF的减小导致n沟道驱动晶体管506的栅极处的输出电压V_OUT的增加。作为响应，n沟道分流晶体管506变得更导电。这产生I_SHUNT的轻微增加，作为I_MASTER及来自电容器512的电流的总和，以及阳极电压VA-VC的逐步减小。因此，VA跟踪SHUNT_REF的增量减少，如时间t11与t12之间的粗线所指示。

在时间t12，计数器802达到零并且SLEW_DN变低。低电平的SLEW_UP及SLEW_DN在计数器启用端子CNT_EN处从或门806产生低电平输出，并且时钟信号CLK振荡终止。因此，电流I_LED变为零，并且电流I_SHUNT等于I_MASTER。在时间t13，电流I_MASTER关闭，且I_SHUNT变为零。I_MASTER保持关闭，直到新的循环开始。

实例实施例的优点包含更精确的转换速率控制，其允许LED调光的非常高的动态范围及线性。通过数字定时精确控制调光，数字定时具有非常高的分辨率。通过LED的电流几乎立即以高电平的LED_ON开始，并且几乎立即以低电平的LED_ON结束。因此，通过LED的最小电流脉冲持续时间可能特别短，具有快速边沿。这避免缓慢上升及下降时间所固有的线性误差。然而，即使在实例实施例的快速边沿转变的情况下，跨越模块的电压也不会改变。此外，通过模块的电流不会随着发光状态与调光状态之间的转变而改变，因此可良好地控制EMI。

实例实施例使用数字计数器来控制转换速率，但是可使用各种模拟电路来代替其数字等效物。举例来说，具有用于对电容器充电及放电的电流源的斜坡产生器可代替数字计数器802及DAC 524。可使用电容器来存储阳极电压VA的样本来代替ADC电路520。可使用模拟比较器将模拟样本电压与斜坡产生器电压进行比较。此外，尽管实例实施例包含金属氧化物半导体(MOS)晶体管，但可使用双极晶体管、结型场效应晶体管或其它切换装置。

在权利要求书的范围内，在所描述的实施例中修改是可能的，并且其它实施例是可能的。