阅读说明：本技术 实现多路RapidIO测试板卡接收同步的结构、方法及测试设备 (Structure and method for realizing receiving synchronization of multipath RapidIO test board cards and test equipment ) 是由 孟祥禄 吴恒奎 胡亚平 高利杰 于 2019-10-30 设计创作，主要内容包括：本公开提出了一种实现多路RapidIO测试板卡接收同步的结构、方法及测试设备,包括背板和若干个级联的RapidIO测试板卡,每个RapidIO测试板卡上设置同步时钟输出接口、同步时钟输入接口、同步时钟产生装置和时钟选择器,每个RapidIO测试板卡的同步时钟输入接口连接上一级RapidIO测试板卡的同步时钟输出接口；每个RapidIO测试板卡时钟选择器的输入端分别连接同步时钟产生装置和该RapidIO测试板卡的同步时钟输入接口；时钟选择器用于选择RapidIO测试板卡的时钟信号并将时钟信号传输至下一级RapidIO测试板卡。不需要使用GPS时统模块,多路RapidIO测试板卡之间硬件电路组成相同,通过拨码开关切换主从模式,从硬件的操作上就可以实现多路板卡的信号同步,实现多路板卡的复用和级联,使用简便,易于实施。(The utility model provides a structure, a method and a test device for realizing the receiving synchronization of a plurality of RapidIO test board cards, which comprises a back plate and a plurality of cascaded RapidIO test board cards, wherein each RapidIO test board card is provided with a synchronous clock output interface, a synchronous clock input interface, a synchronous clock generating device and a clock selector, and the synchronous clock input interface of each RapidIO test board card is connected with the synchronous clock output interface of a first-level RapidIO test board card; the input end of each RapidIO test board card clock selector is respectively connected with a synchronous clock generating device and a synchronous clock input interface of the RapidIO test board card; the clock selector is used for selecting a clock signal of the RapidIO test board card and transmitting the clock signal to the next RapidIO test board card. The GPS time system module is not needed, the hardware circuit composition of the multi-path RapidIO test board cards is the same, the master-slave mode is switched through the dial switch, the signal synchronization of the multi-path board cards can be realized from the aspect of hardware operation, the multiplexing and the cascading of the multi-path board cards are realized, the use is simple and convenient, and the implementation is easy.)

实现多路RapidIO测试板卡接收同步的结构、方法及测试设备

技术领域

本公开涉及测试技术相关技术领域，具体的说，是涉及一种多路RapidIO测试板卡接收同步的实现方法及自动测试设备。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，并不必然构成在先技术。

随着RapidIO总线的发展，传输速率不断提高，单通道最高测试速率达到6.25Gb/s，最高可支持4x模式。但在实际测试过程中，仍然面临单个测试板卡测试带宽不够用的情况，需要多路RapidIO测试板卡并行测试，这就涉及到多个RapidIO测试板卡数据接收时的时间同步问题。

已有技术中，可以采用增加GPS时统模块的方式，采用GPS时统模块提供统一的同步时钟信号，对多个RapidIO测试板卡进行时间同步。发明人发现,现有技术采用GPS时统模块的方式，一方面GPS时统模块结构为板卡形式，需要单独占用一个卡槽，占用了空间，增加了重量；另一方面，GPS时统模块只用于提供同步时钟信号，性价比低。

发明内容

本公开为了解决上述问题，提出了一种实现多路RapidIO测试板卡接收同步的结构、方法及测试设备,多路RapidIO测试板卡之间硬件电路组成相同，只需要通过拨码开关切换主从模式，可实现多路板卡的信号同步，实现同步，实现多路板卡的复用和级联，使用简便，易于实施。

为了实现上述目的，本公开采用如下技术方案：

一个或多个实施例提供了实现多路RapidIO测试板卡接收同步的结构,包括背板和若干个级联的RapidIO测试板卡，每个RapidIO测试板卡上设置同步时钟输出接口、同步时钟输入接口、同步时钟产生装置和时钟选择器，每个RapidIO测试板卡的同步时钟输入接口连接上一级RapidIO测试板卡的同步时钟输出接口；每个RapidIO测试板卡时钟选择器的输入端分别连接同步时钟产生装置和该RapidIO测试板卡的同步时钟输入接口；时钟选择器用于选择RapidIO测试板卡的时钟信号并将时钟信号传输至下一级RapidIO测试板卡。

基于上述的一种实现多路RapidIO测试板卡接收同步的结构的同步方法，包括如下步骤：

将多路RapidIO测试板卡的其中一个RapidIO测试板卡设置为主模式板卡，其他的RapidIO测试板卡设置为从模式板卡；

主模式板卡采用该板卡上的晶体振荡器产生的时钟信号作为该板卡的同步时钟，同时将该时钟信号逐级传递给从模式板卡；

从模式板卡采用主模式板卡传来的时钟信号作为同步时钟；

主模式板卡产生同步开始信号并开始接收数据，并将该同步开始信号传递给从模式板卡；

从模式板卡接收到主模式板卡同步开始信号，开始接收数据。

一种测试设备，包括背板和若干个级联的RapidIO测试板卡，所述背板和若干个级联的RapidIO测试板卡上述的一种实现多路RapidIO测试板卡接收同步的结构。

与现有技术相比，本公开的有益效果为：

(1)本公开不需要使用GPS时统模块，成本低；多路RapidIO测试板卡之间硬件电路组成完全相同，便于生产、调试和管理，只需要通过拨码开关切换主从模式，从硬件的操作上就可以实现多路板卡的信号同步，实现多路板卡的复用和级联，使用简便，易于实施。

(2)本公开每个测试板卡上都设置了同步开始信号产生装置和同步时钟产生装置，在不需要同步接收时，多路RapidIO测试板卡可以拆分独立使用，每个测试板卡均可工作在主模式，使用各自产生的时钟和开始信号进行数据接收,同时所有测试板卡硬件电路完全相同，便于生产、调试和管理。

(3)本公开同步时钟采用晶体振荡器产生并通过硬件方式进行级联，同步开始信号采用FPGA产生并通过硬件方式进行级联，同步精度高，可小于1μs。

附图说明

构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的限定。

图1是本公开实施例多路RapidIO测试板卡实现时钟信号同步的连接结构示意图；

图2是本公开实施例多路RapidIO测试板卡实现同步开始信号统一的连接结构示意图；

图3是本公开实施例多路RapidIO测试板卡接收同步的同步方法流程图；

具体实施方式

：

下面结合附图与实施例对本公开作进一步说明。

应该指出，以下详细说明都是示例性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。需要说明的是，在不冲突的情况下，本公开中的各个实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

在一个或多个实施方式中公开的技术方案中，如图1所示，一种实现多路RapidIO测试板卡接收同步的结构，包括背板和若干个级联的RapidIO测试板卡，每个RapidIO测试板卡上设置同步时钟输出接口、同步时钟输入接口、同步时钟产生装置和时钟选择器，每个RapidIO测试板卡的同步时钟输入接口连接上一级RapidIO测试板卡的同步时钟输出接口；每个RapidIO测试板卡时钟选择器的输入端分别连接同步时钟产生装置和该RapidIO测试板卡的同步时钟输入接口；时钟选择器用于选择RapidIO测试板卡的时钟信号并将时钟信号传输至下一级RapidIO测试板卡。

可选的，RapidIO测试板卡级联连接可以为串联连接方式。

作为进一步的改进，每个RapidIO测试板卡上还设置同步开始信号产生装置与第二选择器，第二选择器的输入端连接同步开始信号产生装置以及上一级RapidIO测试板卡的第二选择器的输出端；所述第二选择器用于选择当前RapidIO测试板卡的同步开始信号并将其选择的同步开始信号传输至下一级RapidIO测试板卡；

作为一种可实现的结构，同步时钟产生装置可以为晶体振荡器，在每个测试板卡上设置晶体振荡器，都可以产生时钟信号，可以实现采用任意一个RapidIO测试板卡上的时钟作为整个多路RapidIO测试板卡的时钟信号。

可选的，时钟选择器可以为多路选择器或者多路选择开关。在一些实施例中多路选择开关的通路选择可以通过设置第一拨码开关实现，所述第一拨码开关连接多路选择器的通道选择端。

在一些实施例中，同步开始信号产生模块为设置在每个RapidIO测试板卡上的FPGA模块。

可选的，第二选择器可以为多路选择器或者多路选择开关。在一些实施例中多路选择开关的通路选择可以通过设置第二拨码开关实现，所述第二拨码开关连接多路选择器的通道选择端。第一拨码开关和第二拨码开关可以设置为同一个开关。

在一些实施例中，所述当前RapidIO测试板卡上的第二选择器通过背板的信号线连接至下一级RapidIO测试板卡上的第二选择器的输入端。

下面以具体的示例说明本实施例的实现多路RapidIO测试板卡接收同步的结构，具体以三个RapidIO测试板卡为例进行说明：

本实施例的RapidIO测试板卡采用CPCI总线标准，通过设置拨码开关设置当前RapidIO测试板卡的工作模式，工作模式可确定当前RapidIO测试板卡的时钟信号选择和同步开始信号的选择，工作模式可以包括主模式和从模式,设置为主模式的RapidIO测试板卡上的晶体振荡器产生的时钟信号和FPGA模块产生的同步开始信号,作为整个多路系统的同步信号。

1)产生同步时钟信号：RapidIO测试板卡采用CPCI总线标准，如图1所示，首先通过拨码开关设置多块RapidIO测试板卡的工作模式，工作模块分为主模式和从模式两种。有且只有一块板卡设置为主模式，其余板卡均设置为从模式。

每块RapidIO测试板卡上均包含有一片晶体振荡器，每块板卡均通过晶体振荡器产生一个独立的时钟信号。若当前板卡为主模式，则直接采用该板卡上的晶体振荡器产生的时钟信号作为多板卡的同步时钟，同时将该时钟信号通过外部同步时钟输出接口连接到下一级从模式板卡的外部同步时钟输入接口；若当前板卡为从模式，则不采用该板卡上的晶体振荡器产生的时钟信号，而采用外部同步时钟输入接口作为同步时钟。

2)产生同步开始信号：如图2所示，每块测试板卡均通过板卡上的FPGA产生一个独立的同步开始信号。若当前板卡为主模式，则采用该板卡产生的同步开始信号作为多块RapidIO测试板卡进行数据接收时的同步开始信号，同时该同步开始信号通过CPCI背板上的预留信号线传递给其余板卡；若当前板卡为从模式，则不采用该板卡产生的同步开始信号，而采用主模式板卡通过CPCI背板传来的同步开始信号。CPCI背板上的预留信号线可以选用J1的B5脚。

在进行多RapidIO测试板卡之间同步接收数据时，主模式板卡产生同步时钟信号，并将该同步时钟信号逐级传递给从模式板卡；主模式板卡发出同步开始信号并同时开始接收数据，从模式板卡接收到同步开始信号后开始接收数据，通过这种方式，可以保证主模式和从模式的板卡得到同步，从而实现多RapidIO测试板卡之间接收数据的同步。

本实施例还提供基于上述的一种实现多路RapidIO测试板卡接收同步的结构的同步方法，具体包括如下步骤：

步骤1、将多路RapidIO测试板卡的其中一个RapidIO测试板卡设置为主模式板卡，其他的RapidIO测试板卡设置为从模式板卡；

步骤2、主模式板卡采用该板卡上的晶体振荡器产生的时钟信号作为该板卡的同步时钟，同时将该时钟信号逐级传递给从模式板卡；

步骤3、从模式板卡采用主模式板卡传来的时钟信号作为同步时钟；

步骤4、主模式板卡产生同步开始信号并开始接收数据，并将该同步开始信号传递给从模式板卡；

步骤5、从模式板卡接收到主模式板卡同步开始信号，开始接收数据。

多路RapidIO测试板卡的工作模式包括主模式和从模式，主模式板卡采用该板卡上产生的同步时钟信号和同步开始信号，从模式板卡采用接收到的两个信号作为自己的同步时钟信号和同步开始信号。

步骤2中，同步时钟信号的传递可以通过测试板上的外部同步时钟接口传递给从模式板卡，将同步开始信号可以通过CPCI背板上的预留信号线传递给从模式板卡。

可选的，可以通过硬件操作进行RapidIO测试板卡的工作模式选择。所述步骤1中将RapidIO测试板卡设置为主模式还是从模式通过拨码开关进行切换设置。可以通过拨码开关选择作为时钟选择器和第二选择器的多路选择器的通道选择端，主模式为选通时钟选择器采用自身的测试板上设置的晶体振荡器产生的时钟信号的通道，并且选通第二选择器采用自身的测试板上FPGA模块产生的同步开始信号的通道。从模式为选通时钟选择器采用接收到的其他测试板传输来的时钟信号的通道，并且选通第二选择器采用接收到的其他测试板传输来的同步开始信号的通道。

本实施例还提供一种测试设备，测试设备至少包括背板和若干个级联的RapidIO测试板卡，所述背板和若干个级联的RapidIO测试板上述的一种实现多路RapidIO测试板卡接收同步的结构。

本实施例不需要使用GPS时统模块，成本低；多路RapidIO测试板卡之间硬件电路组成可以设置为相同的结构，只需要通过拨码开关切换主从模式，可实现多路板卡复用和级联，使用简便，易于实施。

以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。