阅读说明：本技术 一种蛙跳式快速环形振荡器电路 (Leapfrog type rapid ring oscillator circuit ) 是由 项骏 吴汉明 于 2019-09-17 设计创作，主要内容包括：本发明公开了一种蛙跳式快速环形振荡器电路,其包括有多个延迟放大器单元,所述环形振荡器电路还包括有设置在每一所述延迟放大器单元的第一差分输入端P+和P-、第二差分输入端S+和S-以及差分输出端Mn+和Mn-；本方案中的环形振荡器电路其通过采用2个(对应单端输入)或者2对(对应差分输入)输入的延迟放大器,连接方式除了通常的逐级相连外,还通过增加的1个或1对输入,蛙跳式的跨级相连,引入正反馈,缩短整个链路的延时,加快延迟放大器的电平反转,从而提高振荡频率。(The invention discloses a frog-leaping type fast ring oscillator circuit which comprises a plurality of delay amplifier units, a first differential input end P + and a second differential input end S-and a differential output end Mn + and a differential output end Mn-which are arranged on each delay amplifier unit; the ring oscillator circuit in the scheme adopts 2 (corresponding to single-ended input) or 2 pairs (corresponding to differential input) of delay amplifiers, the connection mode is usually connected step by step, and the leapfrog type cross-stage connection is realized through 1 or 1 pair of added inputs, so that positive feedback is introduced, the time delay of the whole link is shortened, the level inversion of the delay amplifiers is accelerated, and the oscillation frequency is improved.)

一种蛙跳式快速环形振荡器电路

技术领域

本发明涉及半导体集成电路技术领域，具体涉及一种蛙跳式快速环形振荡器电路。

背景技术

PLL(锁相环)电路为众多通讯芯片提供时钟，而多级环形振荡器是PLL的核心电路，传统的多级环形振荡器由多个延迟放大器级联而成，以往的设计往往注重调节精度(例如公开号为CN 105811969 A)，温度补偿(例如公开号为CN 105811925 A)等特性，但此类级联环形振荡器的速度受限于单个延迟放大器的延迟。

现有的环形振荡器都存在速度受单个延迟放大器的延迟限制，在相同CMOS半导体工艺下存在速度瓶颈。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种蛙跳式快速环形振荡器电路，该环形振荡器电路通过对环形振荡器中的延迟放大器单元增加输入以及采用蛙跳式的级联方式，改善了链路的延时，提高了环形振荡器的振荡频率。

为实现上述目的，本发明采用的技术方案如下：

一种蛙跳式快速环形振荡器电路，所述环形振荡器电路包括有多个延迟放大器单元，所述环形振荡器电路还包括有设置在每一所述延迟放大器单元的第一差分输入端P+和P-、第二差分输入端S+和S-以及差分输出端Mn+和Mn-,其中前一级的所述延迟放大器单元其差分输出端Mn+和Mn-与相邻的后一级的延迟放大器单元的第一差分输入端P+和P-相连，每一级所述延迟放大器单元其第二差分输入端S+和S-分别与位于其前两级的延迟放大器单元的差分输出端Mn+和Mn-相连，其中n为＞1的正整数。

进一步，所述延迟放大器单元其内用于接收第二差分输入端S+和S-信号的为一对PMOS管器件。

进一步，所述延迟放大器单元其内用于接收第一差分输入端P+和P-信号的为一对NMOS管器件。

进一步，所述延迟放大器单元其内用于接收差分输出端Mn+和Mn-信号的为一对NMOS器管件。

进一步，用于接收差分输出端Mn+和Mn-信号的一对NMOS器管件为呈正交布置。

与现有技术相比，本方案具有的有益技术效果为：本方案中的环形振荡器电路其通过采用2个(对应单端输入)或者2对(对应差分输入)输入的延迟放大器，连接方式除了通常的逐级相连外，还通过增加的1个或1对输入，蛙跳式的跨级相连，引入正反馈，缩短整个链路的延时，加快延迟放大器的电平反转，从而提高振荡频率。

附图说明

图1为本实施例中的蛙跳式快速环形振荡器的结构示意图。

图2为本实施例中的单个延迟放大单元(图1中的An)的电路结构示意图。

具体实施方式

下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

本方案是针对现有的环形振荡器都存在速度受单个延迟放大器的延迟限制，在相同CMOS半导体工艺下存在速度瓶颈的问题，进而提出的一种蛙跳式快速环形振荡器电路，该环形振荡器电路通过对环形振荡器中的延迟放大器单元增加输入以及采用蛙跳式的级联方式，改善了链路的延时，提高了环形振荡器的振荡频率。

参见附图1至2所示，本实施例中的蛙跳式快速环形振荡器电路其包括有多个延迟放大器单元，还包括有设置在每一延迟放大器单元的第一差分输入端P+和P-、第二差分输入端S+和S-以及差分输出端Mn+和Mn-,其中前一级的延迟放大器单元其差分输出端Mn+和Mn-与相邻的后一级的延迟放大器单元的第一差分输入端P+和P-相连，每一级延迟放大器单元其第二差分输入端S+和S-分别与位于其前两级的延迟放大器单元的差分输出端Mn+和Mn-相连，其中n为＞1的正整数。

具体的，参见附图1所示，图中A1,A2…An为延迟放大器单元，P+和P-为第一差分输入端，S+和S-为第二差分输入端，M1+和M1-,M2+和M2-…Mn+和Mn-对应为各延迟放大单元A1,A2…An的差分输出；此外，每级延迟放大器单元的第二差分输入端S+和S-其会接入它前面第二级延迟放大器单元的差分输出端Mn+和Mn-的输入，例如延迟放大器单元A3其上的第二差分输入端S+和S-其与位于其前面的第二级延迟放大单元A1的差分输出端M1+和M1-心寒相连，以此类推。上述该种连接方式即为上述的蛙跳式级联，该种级联方式通过引入前向反馈，可以加快延迟放大器An的电平反转，降低延迟，提高振荡器的振荡频率。

结合参照附图2所示，其为图1中延迟放大器单元An的范例电路图，其中MP1和MP2为PMOS器件，用于接收第二差分输入端S+和S-的输入信号，MN1和MN2为NMOS器件，用于接收第一差分输入端P+和P-的输入信号，MN3和MN4为正交接法的NMOS，M+和M-为差分输出。

综上所述，本方案通过对环形振荡器中的延迟放大器单元增加输入以及采用蛙跳式的级联方式，改善了链路的延时，提高了环形振荡器的振荡频率。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。