阅读说明：本技术 一种混合型宽带高精度移相器集成电路 (Hybrid broadband high-precision phase shifter integrated circuit ) 是由 徐志伟 王绍刚 李娜雨 厉敏 高会言 张梓江 于 2019-10-15 设计创作，主要内容包括：本发明公开了一种混合型宽带高精度移相器集成电路,属于射频集成电路技术领域,它由π型L-C移相单元、22.5°开关型移相单元、45°开关型移相单元、宽带正交信号发生器、象限选择单元和变压器级联而成。其中,π型L-C移相单元实现5.625°和11.25°移相状态,两个开关型移相单元分别实现22.5°和45°移相状态,正交信号发生器用于合成一对正交差分信号,象限选择单元通过开关切换正交信号的正负极性以实现360°移相范围。相比于传统的开关型移相器,本发明所述的混合型移相器具有宽带、低插损、高精度等优点。(The invention discloses a hybrid broadband high-precision phase shifter integrated circuit, which belongs to the technical field of radio frequency integrated circuits and is formed by cascading a pi-shaped L-C phase shifting unit, a 22.5-degree switch-type phase shifting unit, a 45-degree switch-type phase shifting unit, a broadband orthogonal signal generator, a quadrant selection unit and a transformer. The phase shifting units realize 5.625-degree and 11.25-degree phase shifting states, the two switch-type phase shifting units respectively realize 22.5-degree and 45-degree phase shifting states, the orthogonal signal generator is used for synthesizing a pair of orthogonal differential signals, and the quadrant selection unit switches the positive polarity and the negative polarity of the orthogonal signals through a switch to realize a 360-degree phase shifting range. Compared with the traditional switch type phase shifter, the hybrid phase shifter has the advantages of wide band, low insertion loss, high precision and the like.)

一种混合型宽带高精度移相器集成电路

技术领域

本发明涉及射频集成电路领域，具体涉及一种混合型宽带高精度移相器集成电路。

背景技术

移相器是模拟相控阵系统中的核心模块，宽带高精度移相也是相控阵收发芯片的设计难点。传统的开关型移相器的相位依赖于频率，频带边缘移相精度难以保证，很难满足宽带高精度移相器的设计要求。在高频如Ka频段，较大的***损耗需要额外的放大器来补偿增益，因此相比于有源结构，集成无源移相器的芯片在总功耗上并不占明显优势。

发明内容

本发明在现有技术的基础上，创新性的提出一种混合型宽带高精度移相器集成电路，可以有效拓展移相带宽，提升移相精度，减小***损耗。

本发明的目的通过如下的技术方案来实现：

一种混合型宽带高精度移相器集成电路，其特征在于，该集成电路的整体结构由π型L-C移相单元、22.5°开关型移相单元、45°开关型移相单元、宽带正交信号发生器和象限选择单元、变压器依次级联而成；其中，π型L-C移相单元通过控制2-bit电容阵列产生5.625°、11.25°两种移相状态，22.5°和45°开关型移相单元分别用于产生22.5°和45°移相状态，正交信号发生器用于合成一对正交差分信号，象限选择单元通过开关切换正交信号的正负极性以实现360°移相范围，同时带有中心抽头的变压器将信号耦合到输出端OP、ON。

进一步地，所述的π型L-C移相单元包括IP、IN、OP₁、ON₁四个端口、L₁、L₂两个电感和C_a1、C_a2两个电容阵列；IP端连接电容阵列C_a1的PLUS端和电感L₁的一端，电感L₁的另一端连接电容阵列C_a2的PLUS端和输出端OP₁。IN端连接电容阵列C_a1的MINUS端和电感L₂的一端，电感L₂的另一端连接电容阵列C_a2的MINUS端和输出端ON₁；

所述的C_a1、C_a2两个电容阵列均为2-bit可调电容阵列，其包括PLUS、MINUS、V_ca1、V_ca2四个端口、M_ca1、M_ca2两个开关晶体管、C_ca1～C_ca5五个电容和R_ca1、R_ca2、R_b1、R_b2、R_b3、R_b4六个电阻构成；PLUS端接电容C_ca1、C_ca3、C_ca5的一端，电容C_ca1的另一端接晶体管M_Ca1的漏极和电阻R_b1的一端，电容C_ca3的另一端接晶体管M_ca2的漏极和电阻R_b3的一端；MINUS端接电容C_ca2、C_ca4的一端和电容C_ca5的另一端，电容C_ca2的另一端接晶体管M_ca1的源极和电阻R_b2的一端，电容C_ca4的另一端接晶体管M_ca2的源极和电阻R_b4的一端；电阻R_b1、R_b2、R_b3、R_b4的另一端接接地；端口V_ca1接R_ca1的一端，R_ca1的另一端接晶体管M_ca1的栅极，端口V_ca2接R_ca2的一端，R_ca2的另一端接晶体管M_ca2的栅极。

进一步地，所述的π型L-C移相单元中，电感L₁、L₂取值相同，记为L，电容阵列C_a1、C_a2取值相同，记为C，L和C的理论值计算公式如下：

其中，Z₀为系统的特征阻抗，一般取50欧姆，为相移量，ω₀＝2πf₀，f₀是工作频段的中心频率。

进一步地，所述的22.5°开关型移相单元包括IP₂、IN₂、OP₂、ON₂、V_C1、V_C2、V_C3七个端口、M₁、M₂、M₃三个开关晶体管、C_P1、C_P2、C_P3、C_P4四个电容、L_S1、L_S2、L_P1三个电感、R_C1、R_C2、R_C3三个电阻，端口IP₂接电感L_S1的一端、晶体管M₁的源极、电容C_P1的一端，端口OP₂接电感L_S1的另一端、晶体管M₁的漏极、电容C_P2的一端；电容C_P1的另一端接电容C_P2的另一端、电感L_P1的一端、晶体管M₂的源极；端口IN₂接电感L_S2的一端、晶体管M₃的源极、电容C_P3的一端，端口ON₂接电感L_S2的另一端、晶体管M₃的漏极、电容C_P4的一端；电容C_P3的另一端接电容C_P4的另一端、电感L_P1的另一端、晶体管M₂的漏极；端口V_C1接电阻R_C1的一端，R_C1的另一端接晶体管M₁的栅极，端口V_C2接电阻R_C2的一端，R_C2的另一端接晶体管M₂的栅极，端口V_C3接电阻R_C3的一端，R_C3的另一端接晶体管M₃的栅极。

进一步地，所述的22.5°开关型移相器单元中，电感L_S1、L_S2取值相同，记为L_S，并联电感L_P1取值记为L_P，电容C_P1～C_P4取值相同，记为C_P，晶体管M₁、M₂、M₃关断时的电容记为C_OFF，L_S、C_P、L_R的理论计算公式为

进一步地，所述的45°开关型移相单元包括IP₃、IN₃、OP₃、ON₃、V_C4、V_C5、V_C6七个端口、M₄、M₅、M₆三个开关晶体管、C_P5、C_P6、C_P7、C_P8四个电容、L_S3、L_S4、L_P2三个电感、R_C4、R_C5、R_C6三个电阻；

端口IP₃接电感L_S3的一端、晶体管M₄的源极、电容C_P5的一端，端口OP₃接电感L_S3的另一端、晶体管M₄的漏极、电容C_P6的一端；电容C_P5的另一端接电容C_P6的另一端、电感L_P2的一端、晶体管M₅的源极；

端口IN₃接电感L_S4的一端、晶体管M₆的源极、电容C_P7的一端，端口ON₃接电感L_S4的另一端、晶体管M₆的漏极、电容C_P8的一端；电容C_P7的另一端接电容C_P8的另一端、电感L_P2的另一端、晶体管M₅的漏极；端口V_C4接电阻R_C4的一端，R_C4的另一端接晶体管M₄的栅极；端口V_C5接电阻R_C5的一端，R_C5的另一端接晶体管M₅的栅极；端口V_C6接电阻R_C6的一端，R_C6的另一端接晶体管M₆的栅极。

进一步地，所述的宽带正交信号发生器包括IP₄、IN₄、V_IP、V_IN、V_QP、V_QN六个端口、L_S5、L_S6两个电感、C_S1、C_S2两个电容和R_S1、R_S2、R_P1、R_P2四个电阻；

端口IP₄接电阻R_S1的一端、电容C_S1的一端，端口V_IP接电容C_S1的另一端、电阻R_P1的一端；端口IN₄接电阻R_S2的一端、电容C_S2的一端，端口V_IN接电容C_S2的另一端、电阻R_P2的一端；端口V_QN接电感L_S6的一端、电阻R_P1的另一端，端口V_QP接电感L_S5的一端、电阻R_P2的另一端；电阻R_S1的另一端接电感L_S5的另一端，电阻R_S2的另一端接电感L_S6的另一端。

进一步地，所述的象限选择单元包括V_IP、V_IN、V_QP、V_QN、V_OP、V_ON六个射频端口、V_SIP、V_SIN、V_SQP、V_SQN四个控制端口、一个偏置端口V_B、M_I1～M_I6和M_Q1～M_Q6共十二个晶体管、C₁～C₄四个隔直电容和R_IP、R_IN、R_QP、R_QN四个偏置电阻；

端口V_B接四个偏置电阻R_IP、R_IN、R_QP、R_QN的一端，端口V_IP接隔直电容C₁的一端，C₁的另一端接晶体管M_I1的栅极和偏置电阻R_IP的另一端，端口V_IN接隔直电容C₂的一端，C₂的另一端接晶体管M_I2的栅极和偏置电阻R_IN的另一端；晶体管M_I1的源极与晶体管M_I2的源极接地；晶体管M_I1的漏极接晶体管M_I3、M_I4的源极，晶体管M_I2的漏极接晶体管M_I5、M_I6的源极；端口V_SIP接晶体管M_I3、M_I6的栅极，端口V_SIN接晶体管M_I4、M_I5的栅极；端口V_QP接隔直电容C₃的一端，C₃的另一端接晶体管M_Q1的栅极和偏置电阻R_QP的另一端，端口V_QN接隔直电容C₄的一端，C₄的另一端接晶体管M_Q2的栅极和偏置电阻R_QN的另一端；晶体管M_Q1的源极与晶体管M_Q2的源极接地；晶体管M_Q1的漏极接晶体管M_Q3、M_Q4的源极，晶体管M_Q2的漏极接晶体管M_Q5、M_Q6的源极，端口V_SQP接晶体管M_Q3、M_Q6的栅极，端口V_SQN接晶体管M_Q4、M_Q5的栅极；端口V_OP接晶体管M_I3、M_I5、M_Q3、M_Q5的漏极，端口V_ON接晶体管M_I4、M_I6、M_Q4、M_Q6的漏极。

进一步地，所述的变压器包含V_OP、V_ON、OP、ON四个射频端口和一个直流端口VDD，端口V_OP接变压器初级线圈的一端，端口V_ON接变压器初级线圈的另一端，初级线圈的中心抽头接直流端口VDD，端口OP接变压器次级线圈的一端，端口ON接变压器次级线圈的另一端。

本发明的有益效果如下：

本发明通过基于π型L-C移相单元集成了5.625°和11.25°两个移相状态，减小了芯片面积；开关型移相器的并联电感结构提高了22.5°和45°移相状态在频带边缘的移相精度；宽带正交信号发生器替代了传统的开关型移相器结构，实现了宽带的90°移相，并且降低了***损耗。

附图说明

图1为本发明的混合型宽带高精度移相器集成电路的整体结构框图。

图2(a)和图2(b)为本发明的混合型宽带高精度移相器集成电路的π型L-C移相单元的电路原理图和2-bit可调电容阵列的电路原理图。

图3为本发明的混合型宽带高精度移相器集成电路的45°开关型移相器单元的电路原理图。

图4为本发明的混合型宽带高精度移相器集成电路的90°开关型移相器单元的电路原理图。

图5为本发明的混合型宽带高精度移相器集成电路的正交信号发生器的电路原理图。

图6(a)和图6(b)为本发明的混合型宽带高精度移相器集成电路的象限选择单元的电路原理图和变压器的电路原理图。

图7(a)和图7(b)为本发明的混合型宽带高精度移相器集成电路的移相结果和幅度响应结果。

具体实施方式

下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明提出的混合型宽带高精度移相器集成电路，由π型L-C移相单元、22.5°开关型移相单元、45°开关型移相单元、宽带正交信号发生器和象限选择单元、变压器依次级联而成；其中，π型L-C移相单元通过控制2-bit电容阵列产生5.625°、11.25°两种移相状态，22.5°和45°开关型移相单元分别用于产生22.5°和45°移相状态，正交信号发生器用于合成一对正交差分信号，象限选择单元通过开关切换正交信号的正负极性以实现360°移相范围，同时带有中心抽头的变压器将信号耦合到输出端OP、ON。

如图2(a)所示，本发明提出的π型L-C移相单元包括IP、IN、OP₁、ON₁四个端口、L₁、L₂两个电感和C_a1、C_a2两个电容阵列；IP端连接电容阵列C_a1的PLUS端和电感L₁的一端，电感L₁的另一端连接电容阵列C_a2的PLUS端和输出端OP₁。IN端连接电容阵列C_a1的MINUS端和电感L₂的一端，电感L₂的另一端连接电容阵列C_a2的MINUS端和输出端ON₁。

如图2(b)所示，本发明提出的π型L-C移相单元的C_a1、C_a2两个电容阵列均为2-bit可调电容阵列，其包括PLUS、MINUS、V_ca1、V_ca2四个端口、M_ca1、M_ca2两个开关晶体管、C_ca1～C_ca5五个电容和R_ca1、R_ca2、R_b1、R_b2、R_b3、R_b4六个电阻构成；PLUS端接电容C_ca1、C_ca3、C_ca5的一端，电容C_ca1的另一端接晶体管M_Ca1的漏极和电阻R_b1的一端，电容C_ca3的另一端接M_ca2的漏极和电阻R_b3的一端；MINUS端接电容C_ca2、C_ca4的一端和电容C_ca5的另一端，电容C_ca2的另一端接晶体管M_ca1的源极和电阻R_b2的一端，电容C_ca4的另一端接晶体管M_ca2的源极和电阻R_b4的一端；电阻R_b1、R_b2、R_b3、R_b4的另一端接接地；端口V_ca1接R_ca1的一端，R_ca1的另一端接晶体管M_ca1的栅极，端口V_ca2接R_ca2的一端，R_ca2的另一端接晶体管M_ca2的栅极。

作为其中一个实施例，在π型L-C移相单元中，电感L₁、L₂取值相同，记为L，电容阵列C_a1、C_a2取值相同，记为C，L和C的理论值计算公式如下：

其中，Z₀为系统的特征阻抗，一般取50欧姆，

为相移量，ω₀＝2πf₀，f₀是工作频段的中心频率。

如图3所示，本发明提出的22.5°开关型移相单元包括IP₂、IN₂、OP₂、ON₂、V_C1、V_C2、V_C3七个端口、M₁、M₂、M₃三个开关晶体管、C_P1、C_P2、C_P3、C_P4四个电容、L_S1、L_S2、L_P1三个电感、R_C1、R_C2、R_C3三个电阻，端口IP₂接电感L_S1的一端、晶体管M₁的源极、电容C_P1的一端，端口OP₂接电感L_S1的另一端、晶体管M₁的漏极、电容C_P2的一端；电容C_P1的另一端接电容C_P2的另一端、电感L_P1的一端、晶体管M₂的源极；端口IN₂接电感L_S2的一端、晶体管M₃的源极、电容C_P3的一端，端口ON₂接电感L_S2的另一端、晶体管M₃的漏极、电容C_P4的一端；电容C_P3的另一端接电容C_P4的另一端、电感L_P1的另一端、晶体管M₂的漏极；端口V_C1接电阻R_C1的一端，R_C1的另一端接晶体管M₁的栅极，端口V_C2接电阻R_C2的一端，R_C2的另一端接晶体管M₂的栅极，端口V_C3接电阻R_C3的一端，R_C3的另一端接晶体管M₃的栅极。

作为其中一个实施例，22.5°开关型移相器单元中，电感L_S1、L_S2取值相同，记为L_S，并联电感L_P1取值记为L_P，电容C_P1～C_P4取值相同，记为C_P，晶体管M₁、M₂、M₃关断时的电容记为C_OFF，L_S、C_P、L_R的理论计算公式为

如图4所示，本发明提出的45°开关型移相单元包括IP₃、IN₃、OP₃、ON₃、V_C4、V_C5、V_C6七个端口、M₄、M₅、M₆三个开关晶体管、C_P5、C_P6、C_P7、C_P8四个电容、L_S3、L_S4、L_P2三个电感、R_C4、R_C5、R_C6三个电阻；

端口IP₃接电感L_S3的一端、晶体管M₄的源极、电容C_P5的一端，端口OP₃接电感L_S3的另一端、晶体管M₄的漏极、电容C_P6的一端；电容C_P5的另一端接电容C_P6的另一端、电感L_P2的一端、晶体管M₅的源极；

端口IN₃接电感L_S4的一端、晶体管M₆的源极、电容C_P7的一端，端口ON₃接电感L_S4的另一端、晶体管M₆的漏极、电容C_P8的一端；电容C_P7的另一端接电容C_P8的另一端、电感L_P2的另一端、晶体管M₅的漏极；端口V_C4接电阻R_C4的一端，R_C4的另一端接晶体管M₄的栅极；端口V_C5接电阻R_C5的一端，R_C5的另一端接晶体管M₅的栅极；端口V_C6接电阻R_C6的一端，R_C6的另一端接晶体管M₆的栅极。

如图5所示，本发明提出的宽带正交信号发生器包括IP₄、IN₄、V_IP、V_IN、V_QP、V_QN六个端口、L_S5、L_S6两个电感、C_S1、C_S2两个电容和R_S1、R_S2、R_P1、R_P2四个电阻；

端口IP₄接电阻R_S1的一端、电容C_S1的一端，端口V_IP接电容C_S1的另一端、电阻R_P1的一端；端口IN₄接电阻R_S2的一端、电容C_S2的一端，端口V_IN接电容C_S2的另一端、电阻R_P2的一端；端口V_QN接电感L_S6的一端、电阻R_P1的另一端，端口V_QP接电感L_S5的一端、电阻R_P2的另一端；电阻R_S1的另一端接电感L_S5的另一端，电阻R_S2的另一端接电感L_S6的另一端。

如图6(a)所示，本发明提出的象限选择单元包括V_IP、V_IN、V_QP、V_QN、V_OP、V_ON六个射频端口、V_SIP、V_SIN、V_SQP、V_SQN四个控制端口、一个偏置端口V_B、M_I1～M_I6和M_Q1～M_Q6共十二个晶体管、C₁～C₄四个隔直电容和R_IP、R_IN、R_QP、R_QN四个偏置电阻；

端口V_B接四个偏置电阻R_IP、R_IN、R_QP、R_QN的一端，端口V_IP接隔直电容C₁的一端，C₁的另一端接晶体管M_I1的栅极和偏置电阻R_IP的另一端，端口V_IN接隔直电容C₂的一端，C₂的另一端接晶体管M_I2的栅极和偏置电阻R_IN的另一端；晶体管M_I1的源极与晶体管M_I2的源极接地；晶体管M_I1的漏极接晶体管M_I3、M_I4的源极，晶体管M_I2的漏极接晶体管M_I5、M_I6的源极；端口V_SIP接晶体管M_I3、M_I6的栅极，端口V_SIN接晶体管M_I4、M_I5的栅极；端口V_QP接隔直电容C₃的一端，C₃的另一端接晶体管M_Q1的栅极和偏置电阻R_QP的另一端，端口V_QN接隔直电容C₄的一端，C₄的另一端接晶体管M_Q2的栅极和偏置电阻R_QN的另一端；晶体管M_Q1的源极与晶体管M_Q2的源极接地；晶体管M_Q1的漏极接晶体管M_Q3、M_Q4的源极，晶体管M_Q2的漏极接晶体管M_Q5、M_Q6的源极，端口V_SQP接晶体管M_Q3、M_Q6的栅极，端口V_SQN接晶体管M_Q4、M_Q5的栅极；端口V_OP接晶体管M_I3、M_I5、M_Q3、M_Q5的漏极，端口V_ON接晶体管M_I4、M_I6、M_Q4、M_Q6的漏极。

如图6(b)所示，本发明提出的变压器包含V_OP、V_ON、OP、ON四个射频端口和一个直流端口VDD，端口V_OP接变压器初级线圈的一端，端口V_ON接变压器初级线圈的另一端，初级线圈的中心抽头接直流端口VDD，端口OP接变压器次级线圈的一端，端口ON接变压器次级线圈的另一端。

本发明提出的混合型宽带高精度移相器的移相结果如图7(a)所示，仿真结果表明，在24G～34G频率范围内，本发明的各个移相状态的移相精度较为理想。本发明提出的混合型宽带高精度移相器的幅度响应结果如图7(b)所示，仿真结果表明该结构的移相器幅度波动为-0.9dB～+0.9dB，平均插损为-7.2dB，说明该移相器引入的***损耗很小。