具体实施方式

在下文中，将参考附图详细描述本发明构思的示例性实施例。

图1示出了根据本发明构思的实施例的神经形态计算设备10。

神经形态计算设备10可以包括第一存储单元阵列100、第二存储单元阵 列200、字线驱动器150、电流电压转换电路300、模数转换电路400以及加 法器电路500。类似地，神经形态电路设备可以包括：耦接到第一存储单元阵 列100和第二存储单元阵列200的电流电压转换电路300；耦接到电流电压 转换电路的模数转换电路400；以及耦接到模数转换电路的加法器电路500， 但不限于此。

在一个实施例中，如下参考图2A和图2B所述，神经形态计算设备10 可以用于驱动任意的神经网络系统，诸如人工神经网络(ANN)系统、卷积 神经网络(CNN)系统、深度神经网络(DNN)系统、深度学习系统等，和 /或机器学习系统。例如，各种服务和/或应用程序，诸如图像分类服务、基于 生物信息的用户认证服务、高级驾驶员辅助系统(ADAS)服务、语音助手服 务、自动语音识别(ASR)服务等，可以由神经形态计算设备10执行和处理。 在这种情况下，存储在第一存储单元阵列100中的数据可以是包括在构成神 经网络系统的多个层中的权重，并且多个读取电流(Iread_1，Iread_2，...， Iread_M)和多个信号电压(Vsig_1，Vsig_2，...，Vsig_M)可以指示神经网 络系统执行的乘法累加运算的结果。换句话说，第一存储单元阵列100可以 立刻执行数据存储和计算操作，如后续参考图3B所述。示例性实施例的神经 形态电路可以包括被形成为电阻存储单元的第一阵列100的存储单元RMC 和第二阵列200的参考存储单元RRMC。由存储单元RMC存储的值可以与 将应用于神经形态电路中的输入信号的权重相对应。

第一存储单元阵列100可以包括多个电阻存储单元RMC，多个电阻存储 单元RMC被布置在多条字线WL1，WL2，...，WLN(N为2或更大的自然 数)与多条位线BL1，BL2，...，BLM(M为2或更大的自然数)交叉的区域 中。多个电阻存储单元的每一个可以包括电阻元件RE。第一存储单元阵列100 的详细结构会在后续参考图3A和图3C进行描述。

第一存储单元阵列100可以存储多条数据。例如，可以通过使用包括在 多个电阻存储单元RMC中的每一个中的电阻元件RE的电阻变化来将多条 数据存储在多个电阻存储单元RMC中。同样，连接到第一存储单元阵列100 的多条字线WL1，WL2，...，WLN可以由字线驱动器150驱动。第一存储单 元阵列100可以输出分别对应于多个信号电压Vsig_1，Vsig_2，...，Vsig_M 的多个读取电流Iread_1，Iread_2，...，Iread_M。例如，第一存储单元阵列100 可以通过包括位线BL1，BL2，...，BLM的电路径分别输出多个读取电流 Iread_1，Iread_2，...，Iread_M。第一存储单元阵列100可以将第一读取电流 Iread_1至第M读取电流Iread_M提供给电流电压转换电路300。

第二存储单元阵列200可以包括多个参考电阻存储单元RRMC，多个参 考电阻存储单元RRMC被布置在多条参考字线RWL1，RWL2，...，RWLN与 多条参考位线RBL1，RBL2，...，RBLn(n是2或更大的自然数)相交的区 域中。图1图示了第二存储单元阵列200连接到多条参考位线RBL1，RBL2，...， RBLn的实施例，但不限于此，并且例如，第二存储单元阵列200可以连接到 一条参考位线。下面将会描述连接到第二存储单元阵列200的参考位线数。 多个参考电阻存储单元RRMC中的每一个可以包括电阻元件RE。第二存储 单元阵列200的具体结构会在后续参考图4A和图4B进行描述。

在一个实施例中，在第二存储单元阵列200中包括的多个参考电阻存储 单元RRMC中的每个可以包括与在第一存储单元阵列100中包括的多个电阻 存储单元RMC相同的电阻材料。

此外，在一个实施例中，可以基于下面描述的数字信号DS_1，DS_2，...， DS_M的位数来确定连接到第二存储单元阵列200的参考位线的数量。例如， 当数字信号DS_1，DS_2，…，DS_M中的每一个的位数是k位时，连接到第 二存储单元阵列200的参考位线的数量可以对应于通过从2的k次方减去1 获得的数量。例如，当数字信号DS_1，DS_2，...，DS_M是1位数字信号时， 第二存储单元阵列200可以连接到一条参考位线，并且当数字信号DS_1， DS_2，...，DS_M是2位数字信号时，第二存储单元阵列200可以连接到三 条参考位线。

第二存储单元阵列200可以输出分别与多个参考电压Vref_1，Vref_2，...， Vref_n相对应的多个参考电流Iref_1，Iref_2，...，Iref_n。例如，第二存储单 元阵列200可以通过包括参考位线RBL1，RBL2，...，RBLn的电路径分别输 出多个参考电流Iref_1，Iref_2，...，Iref_n。第二存储单元阵列200可以将第 一参考电流Iref_1至第n参考电流Iref_n提供给电流电压转换电路300。

字线驱动器150可以驱动连接到第一存储单元阵列100的多条字线WL1， WL2，...，WLN以及连接到第二存储单元阵列200的多条参考字线RWL1， RLW2，...，RWLN。

例如，根据在神经形态计算设备10的操作中使用的输入特征向量的元素 值，字线驱动器150可以驱动多条字线WL1，WL2，...，WLN，使得从多条 字线WL1，WL2，...，WLN中选择的至少一条字线被激活。例如，当长度为 N的输入特征向量的每个元素值是“1”或“0”时，字线驱动器150可以驱 动多条字线WL1，WL2，...，WLN，使得与具有值“1”的元素的位置相对应的字线被激活。

字线驱动器150可以驱动多条参考字线RWL1，RWL2，...，RWLN，使 得在神经形态计算设备10的操作时段期间多条参考字线RWL1，RWL2，...， RWLN被全部激活。

电流电压转换电路300可以将输入电流信号转换成电压信号。例如，电 流电压转换电路300可以转换第一读取电流Iread_1以输出第一信号电压 Vsig_1，转换第二读取电流Iread_2以输出第二信号电压Vsig_2，并且以相同 的方式，转换第M读取电流Iread_M以输出第M信号电压Vsig_M。同样， 例如，电流电压转换电路300可以转换第一参考电流Iref_1以输出第一参考 电压Vref_1，转换第二参考电流Iref_2以输出第二参考电压Vref_2，并且以 相同的方式，转换第n参考电流Iref_n以输出第n参考电压Vref_n。因此， 电流电压转换电路300可以包括多个电流电压转换器，其中，电流电压转换 器的数量可以与输入电流信号的数量相同，并且，根据一个实施例，可以小 于输入电流信号的数量。在后一种情况下(当电流电压转换器的数量小于输 入电流信号的数量时)，电流电压转换器可以顺序地将输入电流信号转换为电 压信号。电流电压转换电路300可以将多个信号电压Vsig_1，Vsig_2，...， Vsig_M和多个参考电压Vref_1，Vref_2，...，Vref_n提供给模数转换电路400。

模数转换电路400可以使用多个参考电压Vref_1，Vref_2，...，Vref_n分 别将多个信号电压Vsig_1，Vsig_2，...，Vsig_M转换为多个数字信号DS_1， DS_2，…，DS_M，并且可以输出多个数字信号DS_1，DS_2，…，DS_M。 例如，模数转换电路400可以使用多个参考电压Vref_1，Vref_2，...，Vref_n 作为用于模数转换的参考，以将多个信号电压Vsig_1，Vsig_2，…，Vsig_M 转换为多个数字信号DS_1，DS_2，…，DS_M。为此，模数转换电路400可 以包括多个模数转换器，并且模数转换器的数量可以与输入信号电压的数量 相同，并且，根据一个实施例，可以小于输入信号电压的数量。后续将参考图 7A和图7B进行更具体的描述。模数转换电路400可以将多个数字信号DS_1， DS_2，...，DS_M提供给加法器电路500。

加法器电路500可以通过使用多个数字信号DS_1，DS_2，...，DS_M执 行累加和/或求和操作来生成输出数据ODAT。例如，加法器电路500可以使 用多个数字信号DS_1，DS_2，...，DS_M来输出第一输出数据ODAT_1、第 二输出数据ODAT_2至第m输出数据ODAT_m。在一个实施例中，加法器电 路500可以包括至少一个加法器和至少一个移位寄存器。

通常，包括在第一存储单元阵列100中的多个电阻存储单元RMC可以 具有温度依赖性和时间依赖性。例如，包括在多个电阻存储单元RMC的每一 个中的电阻元件RE可以具有温度依赖性，其中温度升高时电阻减小并且温 度降低时电阻增大。此外，电阻元件RE可以具有时间依赖性，诸如电阻随时 间减小的保持特性，或在某些情况下，在数据写入后经过一定时间之后电阻 增大的漂移特性。因此，从第一存储单元阵列100输出的多个读取电流Iread_1， Iread_2，...，Iread_M可以取决于温度和时间，并且可能期望减小或消除温度依赖性和时间依赖性对精确的数据存储和操作的影响。

神经形态电路实施例可以包括字线驱动器电路150，该字线驱动器电路 150被配置为同时或基本同时地驱动第一多条字线中的相应一条字线WLi和 第一多条参考字线中的相应一条字线RWLi。多个存储单元可以包括与多个 参考存储单元基本相同的单元材料，并且多个存储单元可以具有与多个参考 存储单元基本相同的温度特性或基本相同的时间衰减特性中的至少一个。

根据本发明构思的实施例的神经形态计算设备10，可以通过使用多个参 考电压Vref_1,Vref_2,...,Vref_n将多个信号电压Vsig_1,Vsig_2,...,Vsig_M 转换为多个数字信号DS_1,DS_2,...,DS_M，从自第二存储单元阵列200输 出的多个参考电流Iref_1,Iref_2,...,Iref_n获得多个参考电压Vref_1,Vref_2,..., Vref_n，第二存储单元阵列200包括与在第一存储单元阵列100中包括的电 阻元件RE的电阻材料相同的电阻材料。

第二存储单元阵列200具有与第一存储单元阵列100相同的温度依赖性 和/或时间依赖性，从而根据多个电阻存储单元RMC的温度依赖性和/或时间 依赖性防止神经形态计算设备10的推断准确性的降低。也就是说，根据本发 明构思的实施例，可以提高神经形态计算设备10的操作或推断的可靠性和准 确性。

图2A和图2B是图示根据本发明构思的实施例的由神经形态计算设备 驱动的神经网络系统的示例的图。

参考图2A，通用神经网络的网络结构可以包括输入层IL、多个隐藏层 HL1，HL2，...，HLn和输出层OL。

输入层IL可以包括i(其中i是自然数)个输入节点x1，x2，...，xi，并 且长度为i的向量输入数据IDAT可以被输入到每个输入节点。

多个隐藏层HL1，HL2，...，HLn包括n(其中n为自然数)个隐藏层， 以及隐藏节点h¹ ₁，h¹ ₂，h¹ ₃，...，h¹ _m，h² ₁，h² ₂，h² ₃，...，h² _m，hⁿ ₁，hⁿ ₂，hⁿ ₃，...， hⁿ _m。例如，隐藏层HL1可以包括m(其中m为自然数)个隐藏节点h¹ ₁，h¹ ₂， h¹ ₃，...，h¹ _m，隐藏层HL2可以包括m个隐藏节点h² ₁，h² ₂，h² ₃，...，h² _m，以 及隐藏层HLn可以包括m个隐藏节点hⁿ ₁，hⁿ ₂，hⁿ ₃，...，hⁿ _m。

输出层OL可以包括与要分类的类别相对应的j(其中j为自然数)个输 出节点y1，y2,...,yj，并且可以针对输入数据IDAT输出每个类别的结果(例 如分数或类别分数)作为输出数据ODAT。输出层OL可以被称为全连接层， 并且例如，输入数据IDAT对应于车辆的概率可以由数字表示。

图2A所示的网络结构可以包括示为两个节点之间的直线的节点之间的 分支，以及，尽管未示出，在相应分支的每个中使用的权重。此时，同一层中 的节点不需要被分支，并且在不同层中包括的节点可以被完全或部分分支。

图2A中的每个节点(例如h¹ ₁)可以接收和操作先前节点(例如x1)的 输出，并且可以向后续节点(例如h² ₁)输出操作的结果。此时，每个节点可 以通过将输入值应用于特定函数来操作要输出的值，例如，非线性函数。

通常，神经网络的网络结构是先前确定的，并且根据节点之间的分支的 权重使用具有已知正确答案的数据来计算适当的值，以确定该数据属于哪个 类别。具有已知正确答案的数据被称为“学习数据”，并且确定权重的过程被 称为“学习”。另外，假设能够独立学习的一批结构和权重是“模型”，并且将 具有确定权重的模型预测输入数据属于哪个类别并输出预测值的过程称为 “测试”过程。

参考图2B，具体示出了在图2A的网络结构包括的一个节点ND中执行 的操作的示例。

当将N个输入a₁，a₂，a₃，...，a_N提供给一个节点ND时，节点ND可以 将N个输入a₁，a₂，a₃，...，a_N和分别对应于输入a₁，a₂，a₃，...，a_N的N个 权重w₁，w₂，w₃，…，w_N相乘并求和，将偏移b加到求和的输入值，并且将 所述和作为输入应用到特定函数σ以生成一个输出值(例如z)。应当理解， 输出z可以被分支为输出到一个或多个其他节点。

当包括在如图2A所示的网络结构中的一层包括M个如图2B所示的节 点ND时，一层的输出值可以由如下所示的等式1获得。

[等式1]

W*A＝Z

在上面的等式1中，W表示相对于包括在一层中的分支的权重，并且可 以以M*N矩阵的形式实现。A表示从一层接收的N个输入a₁，a₂，a₃，...， a_N，并且可以以N*1矩阵的形式实现。Z表示从一层输出的M个输出z₁，z₂， z₃，...，z_M，并且可以以M*1矩阵的形式实现。

图3A、图3B和图3C示出了根据本发明构思的实施例的第一存储单元 阵列100a和100b。图3A到图3C所示的第一存储单元阵列100a和100b可 以与图1的第一存储单元阵列100相对应。

参考图3A，第一存储单元阵列100a可以包括被布置在多条字线WL1， WL2，...，WLN与多条位线BL1，BL2，...，BLM交叉的区域中的多个电阻 存储单元RMC。多个电阻存储单元RMC中的每一个可以包括电阻元件RE， 并且可以连接到多条字线WL1，WL2，...，WLN中的一条字线和多条位线 BL1，BL2，...，BLM中的一条位线。

电阻元件RE的电阻值可以通过由多条字线WL1，WL2，...，WLN和/ 或多条位线BL1，BL2，...，BLM施加的写入电压改变。多个电阻存储单元 RMC可以由于电阻变化而存储数据。例如，当写入电压被施加到选择字线并 且接地电压(例如，大约0V)被施加到选择的位线时，数据“1”可以被写入 选择的电阻存储单元，并且当接地电压被施加到选择字线并写入电压被施加 到选择的位线时，数据“0”可以被写入选择的电阻存储单元。进一步，当读 取电压被施加到选择字线并且接地电压被施加到选择的位线时，可以读取写 入到选择的电阻存储单元的数据。

在一个实施例中，多个电阻存储单元RMC中的每一个可以通过包括任 意电阻存储单元来实现，例如相变随机存取存储器(PRAM)单元、电阻随机 存取存储器(RRAM)单元、磁性随机存取存储器(MRAM)单元、铁电随 机存取存储器(FRAM)单元等。

在一个实施例中，电阻元件RE可以包括相变材料，该相变材料的晶态 根据电流量而改变。相变材料可以使用各种材料，诸如2元素化合物GaSb、 InSb、InSe、Sb2Te3和/或GeTe，3元素化合物GeSbTe、GaSeTe、InSbTe、 SnSb2Te4和/或InSbGe，以及4元素化合物AgInSbTe、(GeSn)SbTe、GeSb(SeTe) 和/或Te81Ge15Sb2S2等。在另一个实施例中，电阻元件RE可以包括钙钛矿 化合物、过渡金属氧化物、磁性材料、铁磁材料或反铁磁材料。然而，在电阻 元件RE中包括的电阻材料不限于上述材料。

参考图3B，示出了其中图3A的第一存储单元阵列100a参考图2A和图 2B执行上述操作的示例。

每个电阻存储单元RMC可以对应于神经网络系统的一个突触或分支， 并且可以存储一个权重。因此，存储在第一存储单元阵列100a中的M*N数 据可以对应于包括在上面参考图2A和图2B所述的一层中的以M*N矩阵的 形式实现的权重矩阵，即，上述[等式1]的W。

通过多条字线WL1，WL2，...，WLN施加的N个输入电压V1，V2，...， VN可以对应于从一层接收的N个输入a₁，a₂，a₃，...，a_N，并且可以对应于 以N*1矩阵的形式实现的输入矩阵，即，上述[等式1]的A。

通过多条位线BL1，BL2，...，BLM输出的M个读取电流Iread_1， Iread_2，...，Iread_M可以对应于从一层输出的M个输出z₁，z₂，z₃，...，z_M， 并且可以对应于以M*1矩阵的形式实现的输出矩阵，即，上述[等式1]的Z。

换句话说，在通过将多个权重以矩阵形式存储在多个电阻存储单元RMC 中来实现第一存储单元阵列100a的状态下，当通过多条字线WL1，WL2，...， WLN输入与多个输入值相对应的输入电压V1，V2，...，VN时，通过多条位 线BL1，BL2，...，BLM输出的读取电流Iread_1，Iread_2，...，Iread_M可以 是由神经网络系统执行的乘法累加操作的结果。当神经网络系统的多个层都 被如上所述实现时，可以实现执行数据存储和计算操作二者的神经形态计算 设备。

参考图3C，第一存储单元阵列100b可以包括被布置在多条字线WL1， WL2，...，WLN、多条位线BL1，BL2，...，BLM以及多条源极线SL1，SL2，…， SLM彼此交叉的区域中的多个电阻存储单元RMC'。

多个电阻存储单元RMC'中的每一个可以包括单元晶体管CT和电阻元 件RE，并且可以连接到多条字线WL1，WL2，...，WLN中的一条字线、多 条位线BL1，BL2，...，BLM中的一条位线以及多条源极线SL1，SL2，...， SLM中的一条源极线。例如，单元晶体管CT可以包括连接到多条源极线SL1， SL2，…，SLM中的一条源极线的第一电极、第二电极和连接到多条字线WL1， WL2，...，WLN中的一条字线的栅极电极。电阻元件RE可以连接在单元晶 体管CT的第二电极和多条位线BL1，BL2，...，BLM中的一条位线之间。

例如，当电源电压(例如，VCC)被施加到选择字线，写入电压被施加 到选择的位线，以及接地电压被施加到选择的源极线时，可以将数据“1”写 入选择的电阻存储单元，并且当电源电压被施加到选择字线，接地电压被施 加到选择的位线，以及写入电压被施加到选择的源极线时，可以将数据“0” 写入选择的电阻存储单元。此外，当将电源电压施加到选择字线，将读取电 压施加到选择的位线，以及将接地电压施加到选择的源极线时，写入到选择 的电阻存储单元的数据可以被读取。

第一存储单元阵列100b可以通过包括多条位线BL1，BL2，...，BLM的 电路分别输出多个读取电流Iread_1，Iread_2，...，Iread_M。在一个实施例中， 第一存储单元阵列100b可以输出流过第一位线BL1并且通过第一源极线SL1 流出的第一读取电流Iread_1，输出流过第二位线BL2并且通过第二源极线 SL2流出的第二读取电流Iread_2，以及输出流过第M位线BLM并且通过第 M源极线SLM流出的第M读取电流Iread_M。

此外，参考图3A、图3B和图3C描述了以二维阵列结构形成第一存储 单元阵列100a和100b的情况，但是本发明构思不限于此，并且根据一个实 施例，可以以三维垂直阵列结构形成第一存储单元阵列。电阻存储单元RMC 和RMC'的结构也可以根据实施例而改变。

图4A和图4B示出了根据本发明构思的实施例的第二存储单元阵列200a 和200b。关于图4A和图4B描述的第二存储单元阵列200a和200b可以对应 于图1的第二存储单元阵列200。

参考图4A，第二存储单元阵列200a可以包括被布置在多条参考字线 RWL1，RWL2，...，RWLN与多条参考位线RBL1，RBL2，...，RBLn相交的 区域中的多个参考电阻存储单元RRMC。多个参考电阻存储单元RRMC中的 每一个可以包括电阻元件RE，并且可以连接到多条参考字线RWL1，RWL2，...， RWLN中的一条参考字线和多条参考位线RBL1，RBL2，...，RBLn中的一 条参考位线。在一个实施例中，电阻元件RE可以包括与第一存储单元阵列 (图1的100)的电阻元件RE相同的电阻材料，并且可以从图1和图3A的 描述中理解其详细描述。

第二存储单元阵列200a可以通过包括多条参考位线RBL1，RBL2，...， RBLn的电路径输出多个参考电流Iref_1，Iref_2，...，Iref_n。例如，第二存 储单元阵列200a可以通过第一参考位线RBL1输出第一参考电流Iref_1，可 以通过第二参考位线RBL2输出第二参考电流Iref_2，并且可以通过第n参 考位线RBLn输出第n参考电流Iref_n。

参考图4B，第二存储单元阵列200b可以包括被布置在多条参考字线 RWL1，RWL2，...，RWLN与多条参考位线RBL1，RBL2，…，RBLn和多 条参考源极线RSL1，RSL2，...，RSLn相交的区域中的多个参考电阻存储单 元RRMC'。

多个参考电阻存储单元RRMC'中的每一个可以包括单元晶体管CT和电 阻元件RE，并且可以连接到多条参考字线RWL1，RWL2，...，RWLN中的 一条参考字线、多条参考位线RBL1，RBL2，...，RBLM中的一条参考位线 以及多条参考源极线RSL1，RSL2，...，RSLM中的一条参考源极线。例如， 单元晶体管CT可以包括连接到多条参考源极线RSL1，RSL2，…，RSLM中 的一条参考源极线的第一电极、第二电极和连接到多条参考字线RWL1， RWL2，...，RWLN中的一条参考字线的栅极电极。电阻元件RE可以连接在 单元晶体管CT的第二电极和多条参考位线RBL1，RBL2，...，RBLM中的一 条参考位线之间。可以从图1和图3C的描述中理解其详细描述。

第二存储单元阵列200b可以通过包括多条参考位线RBL1，RBL2，...， RBLn的电路径分别输出多个参考电流Iref_1，Iref_2，...，Iref_n。在一个实 施例中，第二存储单元阵列200b可以输出流过第一参考位线RBL1并且通过 第一参考源极线RSL1流出的第一参考电流Iref_1，输出流过第二参考位线 RBL2并且通过第二参考源极线RSL2流出的第二参考电流Iref_2，以及输出 流过第n参考位线RBLn并且通过第n参考源极线RSLn流出的第n参考电流Iref_n。

图5示出了根据本发明构思的实施例的模数转换电路的工作电压范围和 多个参考电压Vref_1、Vref_2和Vref_3。图5图示了一个实施例，其中由图 1的模数转换电路400输出的多个数字信号DS_1，DS_2，...，DS_M是2位 数字信号。如上所述的数字信号的位数和参考电压的数量仅仅是为了便于描 述的示例，并且不限于图5所示的那些。参考图1一起描述图5。

模数转换电路400可以使用由电流电压转换电路300提供的多个参考电 压将多个信号电压转换为多个数字信号。多个参考电压可以用作将模拟信号 形式的信号电压转换为数字信号的参考值。

例如，当第一信号电压Vsig_1小于第一参考电压Vref_1时，模数转换 电路400可以输出“00”作为与第一信号电压Vsig_1对应的第一数字信号 DS_1。另外，例如，当第一信号电压Vsig_1大于或等于第一参考电压Vref_1 并且小于第二参考电压Vref_2时，模数转换电路400可以输出“01”作为与 第一信号电压Vsig_1对应的第一数字信号DS_1。而且，例如，当第一信号 电压Vsig_1大于或等于第二参考电压Vref_2并且小于第三参考电压Vref_3 时，模数转换电路400可以输出“10”作为与第一信号电压Vsig_1对应的第 一数字信号DS_1。另外，例如，当第一信号电压Vsig_1大于或等于第三参 考电压Vref_3时，模数转换电路400可以输出“11”作为与第一信号电压 Vsig_1对应的第一数字信号DS_1。

参考图5，包括第一参考电压Vref_1至第三参考电压Vref_3的多个参考 电压可以基本均等地划分模数转换电路400的工作电压范围。然而，本发明 构思不限于此，并且多个参考电压可以不均等地划分模数转换电路400的工 作电压范围。这个实施例将会参考图10具体描述。

图6图示了根据本发明构思的实施例的第二存储单元阵列和参考存储单 元的状态。图6可以图示一个实施例，其中，根据图4B的实施例的第二存储 单元阵列200b中的参考位线的数量为3。特别地，图6可以示出一个实施例， 其中，如图5所示将模数转换电路400的工作电压范围基本均等地划分。参 考图1和图5一起描述描述图6。

第二存储单元阵列200可以通过第一参考源极线RSL1输出与第一参考 电压Vref_1相对应的第一参考电流Iref_1。参考图5，对应于第一参考源极线 RSL1，可以通过写入数据产生第一参考电压Vref_1，写入数据使得在连接到 第一参考位线RBL1的参考电阻存储单元中，高电阻状态HRS的存储单元比 低电阻状态LRS的存储单元多。作为非限制性示例，关于连接到第一参考位 线RBL1的参考电阻存储单元，高电阻状态HRS的存储单元的数量与低电阻 状态LRS的存储单元的数量的比率可以是8:0。

第二存储单元阵列200可以通过第二参考源极线RSL2输出与第二参考 电压Vref_2相对应的第二参考电流Iref_2。对应于第二参考源极线RSL2，可 以通过写入数据产生第二参考电压Vref_2，写入数据使得在连接到第二参考 位线RBL2的参考电阻存储单元中，高电阻状态HRS的存储单元的数量与低 电阻状态LRS的存储单元的数量相同。作为非限制性示例，关于连接到第二 参考位线RBL2的参考电阻存储单元，高电阻状态HRS的存储单元的数量与 低电阻状态LRS的存储单元的数量的比率可以是4:4。

第二存储单元阵列200可以通过第三参考源极线RSL3输出与第三参考 电压Vref_3相对应的第三参考电流Iref_3。对应于第三参考源极线RSL3，可 以通过写入数据产生第三参考电压Vref_3，写入数据使得在连接到第三参考 位线RBL3的参考电阻存储单元中，高电阻状态HRS的存储单元比低电阻状 态LRS的存储单元少。作为非限制性示例，关于连接到第三参考位线RBL3 的参考电阻存储单元，高电阻状态HRS的存储单元的数量与低电阻状态LRS 的存储单元的数量的比率可以是0:8。

如上所述，为了使第二存储单元阵列200分别输出与不同电平的参考电 压相对应的参考电流，高电阻状态HRS的存储单元与低电阻状态LRS的存 储单元的比率可以不同。

图7A示出了根据本发明构思的实施例的模数转换电路400a。图7A的 模数转换电路400a对应于图1的模数转换电路400。

模数转换电路400a可以包括多个模数转换器，并且在一个实施例中，模 数转换器的数量可以与信号电压Vsig_1，Vsig_2，..，Vsig_M的数量相同。

例如，模数转换电路400a可以包括第一模数转换器401_1a和第二模数 转换器401_2a至第M模数转换器401_Ma。

第一模数转换器401_1a可以通过使用第一参考电压Vref_1至第三参考 电压Vref_3来转换第一信号电压Vsig_1以输出第一数字信号DS_1。

第二模数转换器401_2a可以通过使用第一参考电压Vref_1至第三参考 电压Vref_3来转换第二信号电压Vsig_2以输出第二数字信号DS_2。

类似地，第M模数转换器401_Ma可以通过使用第一参考电压Vref_1至 第三参考电压Vref_3来转换第M信号电压Vsig_M以输出第M数字信号 DS_M。

将参考图8和图9对第一模数转换器401_1a到第M模数转换器401_Ma 中的每个进行更具体的描述。

图7B示出了根据本发明构思的实施例的神经形态计算设备10。图7B图 示了一个实施例，其中多路复用电路350被添加在图1的神经形态计算设备 10的电流电压转换电路300和模数转换电路400之间。

与图1相比，神经形态计算设备10可以进一步包括多路复用电路350和 MUX解码器360。

模数转换电路400b可以包括多个模数转换器，并且在一个实施例中，模 数转换器的数量可以小于信号电压Vsig_1，Vsig_2，...，Vsig_M的数量。

例如，模数转换电路400b可以包括第一模数转换器401_1b和第二模数 转换器401_2b至第k模数转换器401_kb。此处，k是2或更大的自然数，并 且可以小于M。

多路复用电路350可以基于选择信号SEL从M个信号电压中选择k个 信号电压，并将选择的k个信号电压提供给模数转换电路400b。例如，多路 复用电路350可以通过基于选择信号SEL从第一信号电压Vsig_1至第M信 号电压Vsig_M中选择第一信号电压Vsig_1至第k信号电压Vsig_k而将第 一信号电压Vsig_1至第k信号电压Vsig_k提供给模数转换电路400b。

MUX解码器360可以将选择信号SEL输出到多路复用电路350以选择 将哪个信号电压输出到模数转换电路400b。

第一模数转换器401_1b可以通过使用第一参考电压Vref_1至第三参考 电压Vref_3来转换第一信号电压Vsig_1以输出第一数字信号DS_1。

第二模数转换器401_2b可以通过使用第一参考电压Vref_1至第三参考 电压Vref_3来转换第二信号电压Vsig_2以输出第二数字信号DS_2。

类似地，第k模数转换器401_kb可以通过使用第一参考电压Vref_1至 第三参考电压Vref_3来转换第k信号电压Vsig_k以输出第k数字信号DS_k。

将参考图8和图9对第一模数转换器401_1b到第k模数转换器401_kb 进行更具体的描述。

图8示出了根据本发明构思的实施例的模数转换器401。图8的模数转 换器401可以与图7A的第一模数转换器401_1a至第M模数转换器401_Ma 中的任意一个，或图7B的第一模数转换器401_1b至第k模数转换器401_kb 中的任意一个相对应。

模数转换器401可以使用第一参考电压Vref_1至第三参考电压Vref_3 将对应的信号电压Vsig转换为数字信号DS以输出数字信号DS。例如，模数 转换器401可以将对应的信号电压Vsig与第一参考电压Vref_1至第三参考 电压Vref_3进行比较以输出数字信号DS。

为此，模数转换器401可以包括比较电路420和编码电路440。

比较电路420可以将信号电压Vsig与第一参考电压Vref_1至第三参考 电压Vref_3进行比较以输出多个比较信号CS。为此，如图9所示，比较电路 420可以包括多个比较器。比较电路420可以将多个比较信号CS提供给编码 电路440。

编码电路440可以基于多个比较信号CS生成与信号电压Vsig相对应的 数字信号DS并且输出数字信号DS。

图9示出了根据本发明构思的实施例的模数转换器401。图9可以示出 图8的模数转换器401的详细框图。

比较电路420可以包括第一比较器421、第二比较器422和第三比较器 423。

第一比较器421可以将信号电压Vsig与第一参考电压Vref_1进行比较 以输出第一比较信号CS1。例如，当信号电压Vsig大于第一参考电压Vref_1 时，第一比较器421可以输出第一逻辑电平“1”的第一比较信号CS1，并且 当信号电压Vsig不大于第一参考电压Vref_1时，第一比较器421可以输出 第二逻辑电平“0”的第一比较信号CS1。

第二比较器422可以将信号电压Vsig与第二参考电压Vref_2进行比较 以输出第二比较信号CS2。例如，当信号电压Vsig大于第二参考电压Vref_2 时，第二比较器422可以输出第一逻辑电平“1”的第二比较信号CS2，并且 当信号电压Vsig不大于第二参考电压Vref_2时，第二比较器422可以输出 第二逻辑电平“0”的第二比较信号CS2。

第三比较器423可以将信号电压Vsig与第三参考电压Vref_3进行比较 以输出第三比较信号CS3。例如，当信号电压Vsig大于第三参考电压Vref_3 时，第三比较器423可以输出第一逻辑电平“1”的第三比较信号CS3，并且 当信号电压Vsig不大于第三参考电压Vref_3时，第三比较器423可以输出 第二逻辑电平“0”的第三比较信号CS3。

编码电路440可以包括编码器442。编码器442可以接收电源电压VCC 作为输入，并且可以从第一比较器421接收第一比较信号CS1，从第二比较 器422接收第二比较信号CS2，以及从第三比较器423接收第三比较信号 CS3。编码器442可以基于第一比较信号CS1、第二比较信号CS2和第三比 较信号CS3输出2位数字信号DS。

图10示出了根据本发明构思的实施例的模数转换电路400的工作电压 范围和多个参考电压Vref_1、Vref_2和Vref_3。图10示出了一个实施例，其 中由图1的模数转换电路400输出的多个数字信号DS_1，DS_2，...，DS_M 是2位数字信号。如上所述的数字信号的位数和参考电压的数量仅仅是为了 便于描述的示例，并且不限于图10中所示的那些。参考电压的数量可以比二 元态的位的平方的位数少一；或更一般地，比多元态、诸如三元态等的位数 的与值状态的数量对应次幂少一。参考图1一起描述图10。

模数转换电路400可以使用从电流电压转换电路300提供的多个参考电 压将多个信号电压转换为多个数字信号。多个参考电压可以用作将模拟信号 形式的信号电压转换为数字信号的参考值。

例如，当第一信号电压Vsig_1小于第一参考电压Vref_1时，模数转换 电路400可以输出“00”作为与第一信号电压Vsig_1对应的第一数字信号 DS_1。另外，例如，当第一信号电压Vsig_1大于或等于第一参考电压Vref_1 并且小于第二参考电压Vref_2时，模数转换电路400可以输出“01”作为与 第一信号电压Vsig_1对应的第一数字信号DS_1。而且，例如，当第一信号 电压Vsig_1大于或等于第二参考电压Vref_2并且小于第三参考电压Vref_3 时，模数转换电路400可以输出“10”作为与第一信号电压Vsig_1对应的第 一数字信号DS_1。另外，例如，当第一信号电压Vsig_1大于或等于第三参 考电压Vref_3时，模数转换电路400可以输出“11”作为与第一信号电压 Vsig_1对应的第一数字信号DS_1。

参考图10，包括第一参考电压Vref_1至第三参考电压Vref_3的多个参 考电压可以不均等地划分模数转换电路400的工作电压范围。

在一个实施例中，多个参考电压可以划分模数转换电路400的工作电压 范围，使得靠近模数转换电路400的工作电压范围的中心的参考电压之间的 电压间隔被形成为比靠近工作电压范围边侧的电压间隔更窄。

在通用的神经形态计算设备中执行模数转换时，可能需要在工作电压范 围的中心附近进行相对精确的操作。根据本发明构思的实施例的神经形态计 算设备10可以根据在特定电压范围内所需的操作的精度不均等地量化工作 电压范围，从而根据情况提高根据神经形态计算设备10所需的操作的准确性。

图11图示了根据本发明构思的实施例的第二存储单元阵列200和参考 存储单元的状态。图11可以是一个示例，其中，根据图4B的实施例的第二 存储单元阵列200b中的参考位线的数量为3。特别地，图11可以示出一个 实施例，其中如图10所示不均等地划分模数转换电路的工作电压范围。参考 图1描述图11，并且主要描述相对于图6的差异。

与图5所示的情况相比，在图10所示的实施例中，由于必须在工作电压 范围的中心附近进一步聚合参考电压，因此可以与图6中的参考电阻存储单 元的写入状态不同地写入参考电阻存储单元。

例如，对于连接到第一参考位线RBL1的参考电阻存储单元，高电阻状 态HRS的存储单元的数量与低电阻状态LRS的存储单元的数量的比率可以 为6:2。然而，本发明构思不限于此，并且例如，根据设计或要求规范，高电 阻状态HRS的存储单元的数量与低电阻状态LRS的存储单元的数量的比率 可以为7:3。

另外，例如，对于连接到第三参考位线RBL3的参考电阻存储单元，高 电阻状态HRS的存储单元的数量与低电阻状态LRS的存储单元的数量的比 率可以为2:6。然而，本发明构思不限于此，并且例如，根据设计或要求规范， 高电阻状态HRS的存储单元的数量与低电阻状态LRS的存储单元的数量的 比率可以为3:7。

在通用的神经形态计算设备10中执行模数转换时，可能需要在工作电压 范围的中心附近进行相对精确的操作。根据本发明构思的实施例的神经形态 计算设备10可以根据在特定电压范围内所需的操作的精度来不均等地量化 工作电压范围，从而根据情况提高根据神经形态计算设备10所需的操作的准 确性。

图12图示了根据本发明构思的实施例的第二存储单元阵列200。图12 可以是一个示例，其中，负载电阻器被添加到根据图4B的实施例的第二存储 单元阵列200b。将主要针对与图4B的实施例的差异来描述图12。

负载电阻器可以连接到第二存储单元阵列200的参考位线或参考源极线。

例如，第一参考源极线RSL1可以连接到由读取信号READ选通的第一 源极晶体管ST1的第一端子，并且第一负载电阻器Rload_1可以连接在第一 源极晶体管ST1的第二端子和接地节点之间。类似地，第二参考源极线RSL2 可以连接到由读取信号READ选通的第二源极晶体管ST2的第一端子，并且 第二负载电阻器Rload_2可以连接在第二源极晶体管ST2的第二端子和接地 节点之间。类似地，第n参考源极线RSLn可以连接到由读取信号READ选 通的第n源极晶体管STn的第一端子，并且第n负载电阻器Rload_n可以连 接在第n源极晶体管STn的第二端子和接地节点之间。

第一负载电阻器Rload_1至第n负载电阻器Rload_n可以均具有相同的 电阻值，但不限于此，并且可以具有彼此不同的电阻值。在一个实施例中，第 一负载电阻器Rload_1至第n负载电阻器Rload_n的电阻值是当参考电阻存 储单元处于低电阻状态LRS时的电阻值和处于高电阻状态HRS时的电阻值 之间的值。

如上所述，在电阻存储设备中，其电阻特性随时间或温度变化而变化， 并且因此，参考图5或图10的参考电压Vref_1、Vref_2和Vref_3的分布可 以变化。因此，参考电压Vref_1、Vref_2和Vref_3中的一些可能与实际要被 分类的电压之间的边界值重合。根据图12所示的第二存储单元阵列200，可 以解决由于负载电阻的存在引起的参考电压的漂移而导致的参考电压和电压 边界重合或移位的问题。

图13示出了根据本发明构思的实施例的模数转换器401。图13的模数 转换器401可以与图7A的第一模数转换器401_1a至第M模数转换器401_Ma 中的任意一个，或图7B的第一模数转换器401_1b至第k模数转换器401_kb 中的任意一个相对应。图13示出了一个实施例，其中当与图9相比时，数字 信号DS是3位数字信号。

比较电路420可以包括第一比较器421至第七比较器427，并且编码器 442可以输出3位数字信号DS。

第一比较器421至第七比较器427和编码器442的操作可以类似于关于 图9所描述的来执行。

例如，第一比较器421可以将信号电压Vsig与第一参考电压Vref_1进 行比较以输出第一比较信号CS1。例如，当信号电压Vsig大于第一参考电压 Vref_1时，第一比较器421可以输出第一逻辑电平“1”的第一比较信号CS1， 并且当信号电压Vsig不大于第一参考电压Vref_1时，第一比较器421可以 输出第二逻辑电平“0”的第一比较信号CS1。

类似地，第二比较器422可以将信号电压Vsig与第二参考电压Vref_2 进行比较以输出第二比较信号CS2，第三比较器423可以将信号电压Vsig与 第三参考电压Vref_3进行比较以输出第三比较信号CS3，第四比较器424可 以将信号电压Vsig与第四参考电压Vref_4进行比较以输出第四信号CS4， 第五比较器425可以将信号电压Vsig与第五参考电压Vref_5进行比较以输 出第五比较信号CS5，第六比较器426可以将信号电压Vsig与第六参考电 压Vref_6进行比较以输出第六比较信号CS6，并且第七比较器427可以将信 号电压Vsig与第七参考电压Vref_7进行比较以输出第七比较信号CS7。

编码器442可以接收电源电压VCC作为输入，从第一比较器421接收 第一比较信号CS1，从第二比较器422接收第二比较信号CS2，从第三比较 器423接收第三比较信号CS3，从第四比较器424接收第四比较信号CS4， 从第五比较器425接收第五比较信号CS5，从第六比较器426接收第六比较 信号CS6，以及从第七比较器427接收第七比较信号CS7。编码器442可以 基于第一比较信号CS1、第二比较信号CS2、第三比较信号CS3、第四比较 信号CS4、第五比较信号CS5、第六比较信号CS6以及第七比较信号CS7输 出3位数字信号DS。

图14是根据本发明构思的实施例的神经形态计算设备10的操作方法的 流程图。参考图1一起描述图14。

神经形态计算设备10可以激活连接到第二存储单元阵列200的所有参 考字线(S120)。例如，字线驱动器150可以驱动多条参考字线RWL1，RWL2，...， RWLN，使得多条参考字线RWL1，RWL2，...，RWLN全部被激活。

神经形态计算设备10可以基于从第二存储单元阵列200输出的参考电 流Iref_1，Iref_2，...，Iref_n获得参考电压值(S140)。

神经形态计算设备10可以使用获得的参考电压值将分别与多个读取电 流Iread_1，Iread_2，...，Iread_M相对应的多个信号电压Vsig_1，Vsig_2，...， Vsig_M转换为多个数字信号DS_1，DS_2，...DS_M(S160)。

图15示出了根据发明构思的实施例的电子系统1000。

电子系统1000可以包括处理器1010、存储设备1020、联结1030、输入 /输出(I/O)设备1040、电源1050以及神经形态计算设备1060。电子系统 1000可以进一步包括可以与视频卡、声卡、存储卡、USB设备或其他系统通 信的各种端口。

处理器1010可以控制电子系统1000的所有操作，并且可以执行操作系 统、应用等。存储设备1020可以存储电子系统1000的操作所必需的数据。 联结1030可以与外部设备通信。I/O设备1040可以包括诸如键盘、小键盘、 触摸板、触摸屏、鼠标、遥控器等的输入工具，以及诸如显示器、扬声器、打 印机等的输出工具。电源1050可以提供电子系统1000的操作所需的电力。

神经形态计算设备1060可以驱动和/或执行神经网络系统，并且可以是 根据参考前述附图描述的发明构思的实施例的神经形态计算设备。神经形态 计算设备1060可以包括与先前附图中的第一存储单元阵列100相对应的主 存储单元阵列1100、以及与先前附图中的第二存储单元阵列200相对应的参 考存储单元阵列1200、电流电压转换电路1300和模数转换电路1400。

例如，主存储单元阵列1100可以向电流电压转换电路1300提供多个读 取电流Iread，并且参考存储单元阵列1200可以向电流电压转换电路1300提 供多个参考电流Iref。

电流电压转换电路1300可以通过转换多个读取电流Iread而输出多个信 号电压Vsig，并且将多个信号电压Vsig提供给模数转换电路1400。电流电 压转换电路1300可以通过转换多个参考电流Iref输出多个参考电压Vref，并 且将多个参考电压Vref提供给模数转换电路1400。

模数转换电路1400可以通过使用多个参考电压Vref作为用于模数转换 的参考将多个信号电压Vsig转换为多个数字信号DS。

尽管已经参考本发明的实施例具体示出和描述了本发明的构思，但是应 当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节 上进行各种改变。