阅读说明：本技术 时钟产生电路与混合式电路 ([db:专利名称-en]) 是由 刘剑 何伟雄 娄佳宁 于 2018-07-13 设计创作，主要内容包括：一种时钟产生电路,能够适应性地运行于模拟时钟数据恢复模式及时钟倍频单元模式。该时钟产生电路的实施例包含滤波器与环形振荡器。该滤波器用来接收输入信号,并依据该输入信号经由第一节点输出第一电压信号以及经由第二节点输出第二电压信号。该滤波器包含：第一滤波电路,耦接于第一节点与低电位端之间；以及第二滤波电路,耦接于第一节点与低电位端之间,并与第一滤波电路并联,第二滤波电路包含串联的开关与电容,第二节点位于开关与电容之间,开关于ACDR模式下不导通而于CMU模式下导通。环形振荡器耦接第一节点与第二节点,用来于ACDR模式下依据第一电压信号产生至少一时钟,并用来于CMU模式下依据第二电压信号产生至少一时钟。([db:摘要-en])

时钟产生电路与混合式电路

技术领域

本发明涉及时钟产生电路与混合式电路，尤其涉及能够适应性地运行于一模拟时钟数据恢复模式以及一时钟倍频单元模式的时钟产生电路与混合式电路。

背景技术

传统的串行器/解串器(Serializer/Deserializer,SerDes)实体层电路(physical layer circuit,PHY)包含接收电路和传送电路，接收电路包含模拟时钟数据恢复(analog clock data recovery,ACDR)电路，传送电路包含时钟倍频单元(clockmultiplication unit,CMU)，ACDR电路与CMU的每一个包含电荷泵、低通滤波器与压控振荡器，若能共用上述相同/相仿的部分，将可节省电路面积。

然而，ACDR电路与CMU对于低通滤波器的需求不同，这使得同一个低通滤波器难以满足两方的需求。以图1所示的ACDR电路与CMU共用的二阶低通滤波器100为例，其包含一电阻110、一电容120、一开关130、以及一电容140。当低通滤波器100用于ACDR电路时，为了减少整个ACDR电路的回路延迟(loop latency)，电容140愈小愈好，因此开关130须断开。当低通滤波器100用于CMU时，为了满足CMU的回路稳定与频宽要求，电容140愈大愈好，因此开关130须导通。然而，当开关130导通时，开关130的开关电阻不可能为零，此开关电阻和电容140串联后，一方面开关电阻会降低电容的品质因素(quality factor)，另一方面开关130(晶体管)的栅极电压会经由开关寄生电容干扰输出给CMU的压控振荡器的电压；因此，当低通滤波器100用于CMU时，上述问题会导致CMU的输出时钟的抖动(jitter)较大。

据上所述，为了实现ACDR电路与CMU的共用，低通滤波器的设计会面临两难。

发明内容

本发明的一目的在于提供一种装置与方法，以避免现有技术的问题。

本发明公开了一种时钟产生电路，能够适应性地运行于一模拟时钟数据恢复(analog clock data recovery,ACDR)模式以及一时钟倍频单元(clock multiplicationunit,CMU)模式，该时钟产生电路包含一滤波器与一环形振荡器。该滤波器用来接收一输入信号，并依据该输入信号，经由一第一节点输出一第一电压信号以及经由一第二节点输出一第二电压信号。该滤波器包含一第一滤波电路与一第二滤波电路，该第一滤波电路耦接于该第一节点与一低电位端之间，该第二滤波电路耦接于该第一节点与该低电位端之间，并与该第一滤波电路并联。该第二滤波电路包含串联的一开关与一电容，该开关于该ACDR模式下不导通，并于该CMU模式下导通，其中该第二节点位于该开关与该电容之间。该环形振荡器耦接该第一节点与该第二节点，用来于该ACDR模式下，依据该第一电压信号产生至少一时钟，而不受该第二电压信号的影响；该环形振荡器还用来于该CMU模式下，依据该第二电压信号产生至少一时钟，而不受该第一电压信号的影响。

本发明还公开一种混合式电路，能够运行于一ACDR模式以及一CMU模式的其中之一，该混合式电路包含一CMU、一采样电路、一相位检测器、以及一多工器。该CMU包含一相位频率检测器、一电荷泵、一滤波器、一环形振荡器、以及一回路除法器。该电荷泵依据该相位检测器与该相位频率检测器之一的输出，产生一电压控制信号；该滤波器用来依据该电荷泵的电压控制信号，输出一第一电压信号以及一第二电压信号的至少其中之一至该环形振荡器；该环形振荡器用来于该ACDR模式下依据该第一电压信号产生至少一时钟，并用来于该CMU模式下依据该第二电压信号产生至少一时钟。该采样电路依据该环形振荡器的输出以运行。该相位检测器依据该采样电路的输出以运行。该多工器用来于该ACDR模式下，电性连接该相位检测器与该电荷泵，以及电性断开该相位频率检测器与该电荷泵，从而令该电荷泵依据该相位检测器的输出产生该电压控制信号；该多工器还用来于该CMU模式下，电性连接该相位频率检测器与该电荷泵，以及电性断开该相位检测器与该电荷泵，从而令该电荷泵依据该相位频率检测器的输出产生该电压控制信号。

有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。

附图说明

图1显示现有技术的一滤波器；

图2显示本发明的时钟产生电路的一实施例；

图3显示图2的环形振荡器的一实施例；

图4显示图3的振荡单元的一实施例；

图5显示图3的振荡单元的另一实施例；

图6显示本发明的时钟产生电路的另一实施例；

图7显示本发明的时钟产生电路的另一实施例；

图8显示本发明的混合式电路的一实施例；以及

图9显示图8的时钟倍频单元的一实施例。

符号说明

100 滤波器

110 电阻

120 电容

130 开关

140 电容

200 时钟产生电路

210 滤波器

212 第一滤波电路

214 第二滤波电路

220 环形振荡器

230 第一节点

240 第二节点

V_CP 输入信号

V_{CP_ACDR} 第一电压信号

V_{CP_CMU} 第二电压信号

V_SS 低电位端

R₁ 电阻

C₁ 电容

SW 开关

C₂ 电容

310 振荡单元

V_CM 控制电压

410 延迟电路

420 模拟时钟数据恢复模式致能电路

430 时钟倍频单元模式致能电路

440 晶体管

450 电流源

V_DD 高电位端

R_L 负载

M₁、M₂、M₃、M₄、M₅、M_{5_EN}、M₆、M_{6_EN} 晶体管

V_{IN_P}、V_{IN_N} 差分输入

V_{OUT_P}、V_{OUT_N} 差分输出

EN_ACDR 第一控制信号

EN_CMU 第二控制信号

M_{7_EN} 晶体管

V_TIE 预设电压

600 时钟产生电路

610 电荷泵

620 控制电路

700 时钟产生电路

710、720 开关

800 混合式电路

810 CMU(时钟倍频单元)

820 采样电路

830 相位检测器

840 MUX(多工器)

910 相位频率检测器

920 电荷泵

930 滤波器

940 环形振荡器

950 回路除法器

具体实施方式

本公开包含时钟产生电路与混合式电路，能够适应性地运行于一模拟时钟数据恢复(analog clock data recovery,ACDR)模式以及一时钟倍频单元(clockmultiplication unit,CMU)模式，以在ACDR模式下减少ACDR电路的回路延迟(looplatency)，并在CMU模式下达到CMU的回路稳定与频宽要求。

图2显示本发明的时钟产生电路的一实施例。图2的时钟产生电路200包含一滤波器210与一环形振荡器220。滤波器210用来接收一输入信号V_CP，并依据该输入信号V_CP，经由一第一节点230输出一第一电压信号V_{CP_ACDR}，以及经由一第二节点240输出一第二电压信号V_{CP_CMU}。滤波器210包含一第一滤波电路212与一第二滤波电路214。第一滤波电路212耦接于第一节点230与一低电位端(例如：接地端)V_SS之间，且包含串联的一电阻R₁与一电容C₁。第二滤波电路214耦接于第一节点230与低电位端V_SS之间，并与第一滤波电路212并联。第二滤波电路214包含串联的一开关SW与一电容C₂，且第二节点240位于开关SW与电容C₂之间。开关SW于前述ACDR模式下不导通，以在时钟产生电路200用于一ACDR电路时，避免电容C₂对该ACDR电路造成不利影响；另外，开关SW于前述CMU模式下导通，以在时钟产生电路200用于一CMU时，利用电容C₂来帮助该CMU的回路稳定与频宽要求。环形振荡器220耦接第一节点230与第二节点240，用来于该ACDR模式下，依据该第一电压信号V_{CP_ACDR}输出至少一时钟(例如：图3的任一振荡单元310的输出)，并用来于该CMU模式下，依据该第二电压信号V_{CP_CMU}输出至少一时钟(例如：图3的任一振荡单元310的输出)。

图3显示环形振荡器220的一实施例。图3的环形振荡器220包含串联的多个振荡单元310，每个振荡单元310的输入是前一级振荡单元310的输出，每个振荡单元310的输出是下一级振荡单元310的输入，图3的振荡单元310的数目仅为范例，实施本发明者可依其需求决定振荡单元310的数目。于该ACDR模式下，每个振荡单元310依据第一电压信号V_{CP_ACDR}以及一控制电压V_CM来运行，而不受第二电压信号V_{CP_CMU}的影响；于该CMU模式下，每个振荡单元310依据第二电压信号V_{CP_CMU}以及该控制电压V_CM来运行，而不受该第一电压信号V_{CP_ACDR}的影响，其中该控制电压V_CM是一预设电压(例如：一固定电压V_DD/2，或任何能使环形振荡器220适当运行的电压)。

图4显示每个振荡单元310的一实施例。图4的振荡单元310包含一延迟电路410、一ACDR模式致能电路420、一CMU模式致能电路430、一晶体管440、以及一电流源450。延迟电路410耦接一高电位端V_DD，包含负载R_L与晶体管M₁、M₂、M₃、M₄，用来依据一振荡单元输入(即前一级振荡单元310的输出)产生一振荡单元输出(即下一级振荡单元310的输入)，该振荡单元输入于图4的实施例中为一差分输入V_{IN_P}、V_{IN_N}，该振荡单元输出于图4的实施例中为一差分输出V_{OUT_P}、V_{OUT_N}，然而，在实施为可能的前提下，延迟电路410可以是已知或自行开发的单端输入与单端输出的延迟电路。ACDR模式致能电路420耦接于延迟电路410与电流源450之间，包含串联的晶体管M₅与晶体管M_{5_EN}，晶体管M₅的栅极用来接收前述第一电压信号V_{CP_ACDR}，晶体管M_{5_EN}的栅极用来接收一第一控制信号EN_ACDR(由一控制电路产生，如图6所示)。CMU模式致能电路430耦接于延迟电路410与电流源450之间，包含串联的晶体管M₆与晶体管M_{6_EN}，晶体管M₆的栅极用来接收前述第二电压信号V_{CP_CMU}，晶体管M_{6_EN}的栅极用来接收一第二控制信号EN_CMU(由一控制电路产生，如图6所示)。晶体管440耦接于延迟电路410与电流源450之间，用来依据前述控制电压V_CM以运行。

图5显示每个振荡单元310的另一实施例。相较于图4，图5的振荡单元310进一步包含一晶体管M_{7_EN}，用来增进硬件结构上的对称。晶体管M_{7_EN}耦接于晶体管440与电流源450之间，晶体管M_{7_EN}的栅极用来于振荡单元310运行时，接收一预设电压V_TIE(例如：一固定或非固定电压)，以令晶体管M_{7_EN}保持导通。

图6显示本发明的时钟产生电路的另一实施例。相较于图2，图6的时钟产生电路600进一步包含一电荷泵610与一控制电路620。电荷泵610用来于该ACDR模式下依据一相位检测器(phase detector,PD)的输出产生输入信号V_CP，以及用来于该CMU模式下依据一相位频率检测器(phase frequency detector,PFD)的输出产生输入信号V_CP。控制电路620用来输出前述第一控制信号EN_ACDR与第二控制信号EN_CMU，当第一控制信号EN_ACDR对应一第一电平(例如：一高电平)且第二控制信号EN_CMU对应一第二电平(例如：一低电平)时，时钟产生电路600运行于该ACDR模式；当第一控制信号EN_ACDR对应该第二电平且第二控制信号EN_CMU对应该第一电平时，时钟产生电路600运行于该CMU模式。由于电荷泵610与控制电路620的每一个可通过已知技术来实现，故其细节在此省略。

图7显示本发明的时钟产生电路的另一实施例。相较于图2，图7的时钟产生电路700中，第一节点230与环形振荡器220之间设有一开关710，第二节点240与环形振荡器220之间设有一开关720。开关710的作用等效于前述晶体管M_{5_EN}，用来依据前述第一控制信号EN_ACDR以导通或关闭，开关720的作用等效于前述晶体管M_{6_EN}，用来依据前述第二控制信号EN_CMU以导通或关闭。举例而言，当第一控制信号EN_ACDR对应一第一电平且第二控制信号EN_CMU对应一第二电平时，开关710导通而开关720关闭，从而滤波器210输出第一电压信号V_{CP_ACDR}而不输出第二电压信号V_{CP_CMU}给环形振荡器220，此时时钟产生电路700是作为一ACDR电路的一部分；当第一控制信号EN_ACDR对应该第二电平且该第二控制信号EN_CMU对应该第一电平时，开关710关闭而开关720导通，从而滤波器210输出第二电压信号V_{CP_CMU}而不输出第一电压信号V_{CP_ACDR}给环形振荡器220，此时时钟产生电路700是作为一CMU的一部分。

图8显示本发明的混合式电路的一实施例。如图8所示，混合式电路800包含一CMU810、一采样电路820、一相位检测器830、以及一多工器(multiplexer,MUX)840。CMU 810的一实施例如图9所示，包含一相位频率检测器910、一电荷泵920、一滤波器930、一环形振荡器940、以及一回路除法器950。相位频率检测器910依据一参考时钟与一反馈时钟，输出一相位频率检测信号；电荷泵920依据多工器840的输出，产生一电压控制信号；滤波器930为本发明的滤波器或其等效电路，用来依据电荷泵920的电压控制信号，输出一第一电压信号V_{CP_ACDR}以及一第二电压信号V_{CP_CMU}的至少其中之一至环形振荡器940；环形振荡器940为本发明的环形振荡器或其等效电路，包含串联的多个振荡单元，每个该振荡单元用来于一ACDR模式下依据第一电压信号V_{CP_ACDR}运行而不受第二电压信号V_{CP_CMU}的影响，并用来于一CMU模式下依据第二电压信号V_{CP_CMU}运行而不受第一电压信号V_{CP_ACDR}的影响；回路除法器950用来依据环形振荡器940的输出时钟，产生该反馈时钟。采样电路820用来依据环形振荡器940的输出时钟，采样一数据输入端的信号。相位检测器830用来依据采样电路820的输出，产生一相位检测信号。多工器840用来于该ACDR模式下电性连接相位检测器830与电荷泵920以及电性断开相位频率检测器910与电荷泵920，以输出该相位检测器830的相位检测信号给电荷泵920；多工器840还用来于该CMU模式下电性连接相位频率检测器910与电荷泵920以及电性断开相位检测器830与电荷泵920，以输出该相位频率检测器910的相位频率检测信号给电荷泵920。值得注意的是，采样电路820、相位检测器830、多工器840、相位频率检测器910、电荷泵920、以及回路除法器950的每一个可通过已知的技术来实现，故其细节在此省略。

由于本领域技术人员能够参酌图1至图7的公开来了解图8与图9的实施例的细节与变化，因此，在不影响图8与图9的公开要求与可实施性的前提下，重复及冗余的说明在此予以省略。

请注意，在实施为可能的前提下，本技术领域技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。

综上所述，本发明能够适应性地运行于ACDR模式以及CMU模式，以在ACDR模式下减少ACDR电路的回路延迟，并在CMU模式下达到CMU的回路稳定与频宽要求。

虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。