阅读说明：本技术 SLMs阵列拼接方法、拼接件及其拼接架 (SLMs array splicing method, splicing piece and splicing frame thereof ) 是由 王辉 李勇 熊骇韬 孙利强 于 2019-09-02 设计创作，主要内容包括：本发明公开了一种SLMs阵列拼接方法,包括：S1:按照预先设定的基准位置安装第一显示芯片组,光线直接照明第一显示芯片组的有效显示面；S2:光线经第一反射单元反射至第二显示芯片组的有效显示面,和/或,光线经第二反射单元反射至第三显示芯片组的有效显示面；S3:第二显示芯片组和/或第三显示芯片组的有效显示面镜像与第一显示芯片组的有效显示面在同一个平面内,第二显示芯片组和/或第三显示芯片组的有效显示面边缘的镜像与第一显示芯片组的有效显示面的对应边缘无缝连接,各个元件的边缘对入射光未有遮挡。相应地,本发明还公开了一种SLMs阵列拼接件及其拼接架。本发明实现多个空间光调制器阵列的无缝拼接。(The invention discloses an SLMs array splicing method, which comprises the following steps: s1, installing the first display chip group according to the preset reference position, and directly illuminating the effective display surface of the first display chip group by light; s2, the light is reflected to the effective display surface of the second display chip group by the first reflection unit, and/or the light is reflected to the effective display surface of the third display chip group by the second reflection unit; s3, the effective display surface mirror image of the second display chip group and/or the third display chip group is in the same plane with the effective display surface of the first display chip group, the mirror image of the effective display surface edge of the second display chip group and/or the third display chip group is seamlessly connected with the corresponding edge of the effective display surface of the first display chip group, and the edge of each element does not shield the incident light. Correspondingly, the invention also discloses an SLMs array splicing member and a splicing frame thereof. The invention realizes seamless splicing of a plurality of spatial light modulator arrays.)

SLMs阵列拼接方法、拼接件及其拼接架

技术领域

本发明属于全息3D影像技术领域，尤其涉及一种SLMs(SLM为空间光调制器，SLMs为两片及两片以上SLM)阵列拼接方法、拼接件及其拼接架。

背景技术

全息成像技术(Holographic Imaging)，是利用干涉和衍射原理分别记录和再现物体的三维图像的技术。

传统全息成像技术主要分为两步。其第一步是利用干涉原理记录物体光波信息，此即拍摄过程：被摄物体在激光辐照下形成漫射式的物光束；另一部分激光作为参考光束射到全息底片上，和物光叠加产生干涉，把物体光波上各点的位相和振幅转换成在空间上变化的强度，即干涉条纹，从而利用干涉条纹间的反差和间隔将物体光波的全部信息记录下来。记录着干涉条纹的底片经过显影、定影等处理程序后，便成为一张全息图，或称全息照片。

其第二步是利用衍射原理再现物体光波信息，这是成像过程：全息图犹如一个复杂的光栅，在相干激光照明下，一张线性记录的正弦型全息图的衍射光波一般可给两个像，即原始像(又称初始像)和共轭像。再现的图像立体感强，具有真实的视觉效应。全息图的每一部分都记录了物体上各点的光信息，故原则上它的每一部分都能再现原物的整个图像，通过多次曝光还可以在同一底片上记录多个不同的图像，而且能互不干扰地分别显示出来。

传统全息成像技术的拍摄记录过程复杂，全息记录介质成本高。近年来，能够灵活地对光波波前进行编码的计算全息技术得到越来来越多的关注，而空间光调制器能够灵活地对光波波前进行调制，因此将计算全息技术和空间光调制器技术相结合，成为全息三维动态显示一个重要的研发方向。但是全息像成像的质量受目前SLM像素尺寸、像素数和帧频等性能参数的限制。其中之一表现为再现像的可视角度较小或成像尺寸较小，无法达到理想的三维显示效果。

基于SLM的全息三维显示再现像的视角，很多研究提供了许多视角拓展方法。比如多SLM空间拼接方法、单SLM时分复用方法、时分和空间复用相结合的方法。

在《中国光学》杂志的2015年4月份、第8卷第2期上公开了“空间光调制器曲面拼接实现全息三维显示视角拓展”。该文对多空间光调制器不同拼接方式拓展全息三维再现像视角的方法进行了分析,基于多片空间光调制器拼接拓展视角的思想,利用平面反射镜、分光镜和两片透射式空间光调制器设计了曲面拼接系统,进行了全息三维再现像的视角拓展实验研究。用该系统对四棱锥物体的层析菲涅尔衍射全息图进行再现,结果表明,总视角由基于单片空间光调制器的1.7°增大到3.2°,即拓展到约1.9倍,分光镜能够消除两片空间光调制器间的间隙,实现无缝拼接。光源发出的源光经扩束准直后由分光镜BS1分成两束，一束经反射镜M2垂直照射到SLM1上，另一束经反射镜M3垂直照射到SLM2上，通过分光镜BS2的合束作用来消除两片SLM之间的间隙，原则上实现无缝拼接。但是，从该文中可知，两片SLM无缝拼接是通过调整SLM空间位置来实现。那么如何能实现调整SLM空间位置呢？主要是用人眼的观察判定。这种方案虽然谈的是曲面拼接，但是由于采用人眼的观察来判定其空间位置，存在各种不确定性，该方案是无法适用于更多空间光调制器的曲面拼接中。

在国内公开的专利文献中，苏州大学于2016年04月13日在申请号为201620307278.8提出了一种基于空间光调制器的全息三维显示装置，包括用于生成全息图的计算机、用于加载全息图的空间光调制器、激光光源、用于调制光偏振态的偏振调制器件、用于将通过偏振调制器件的光反射到空间光调制器的分光棱镜、透镜、定向衍射屏，定向衍射屏上设置像素型纳米光栅，分光棱镜、透镜、定向衍射屏依次设置在空间光调制器的光轴心线上，定向衍射屏在光轴上的位置与空间光调制器上加载的全息图的再现像面位置以及透镜的后焦面位置重合。在该专利申请文件中，提出了“用若干个空间光调制器拼接成空间光调制器阵列来提高空间带宽积，以实现全息再现像的图像拼接”，但是，在该专利文件中，并没有给出具体的拼接方法。

综上所述，现有的多片SLM拼接的精度要求高，无法做到真正意义上的无缝拼。特别是更多空间光调制器阵列的无缝拼接。

发明内容

为了解决现有技术中存在的多片显示芯片无法做到真正意义上的无缝拼接的问题，本发明提出了一种SLMs阵列拼接方法、拼接件及其拼接架。

本发明所采用的技术方案是：

一种SLMs阵列拼接方法，包括：

S1:按照预先设定的基准位置安装第一显示芯片组，光线直接照明第一显示芯片组的有效显示面；

S2:光线经第一反射单元反射至第二显示芯片组的有效显示面，和/或，光线经第二反射单元反射至第三显示芯片组的有效显示面；

S3:第二显示芯片组和/或第三显示芯片组的有效显示面镜像与第一显示芯片组的有效显示面在同一个平面内，第二显示芯片组和/或第三显示芯片组的有效显示面边缘的镜像与第一显示芯片组的有效显示面的对应边缘无缝连接，各个元件的边缘对入射光未有遮挡。

一种SLMs阵列拼接件，包括：

第一显示芯片组，位于基准位置，光线直接照明该显示芯片组的有效显示面；

反射单元，包括第一反射单元和/或第二反射单元；

第二显示芯片组和/或第三显示芯片组，光线经第一反射单元反射至第二显示芯片组的有效显示面，和/或，光线径第二反射单元反射至第三显示芯片组的有效显示面，第二显示芯片组和/或第三显示芯片组的有效显示面边缘的镜像与第一显示芯片组的有效显示面的边缘无缝连接，且各个元件的边缘对入射光未有遮挡。

一种SLMs阵列拼接架，用于安装如上述的SLMs阵列拼接件，包括用于安装3SLMs阵列拼接件的拼接架，其进一步包括：第一拼接板、第二拼接板、第三拼接板、第四拼接板和反射单元支架，第一拼接板和第二拼接板拼接在第三拼接板上，第一拼接板、第二拼接板和第三拼接板拼接后作为整体拼接到第四拼接板上，反射单元支架拼接在第一拼接板和第二拼接板之间，单个显示芯片分别拼接在第一拼接板、第二拼接板和第三拼接板上，第一反射单元和/或第二反射单元拼接在反射单元支架上。

与现有技术相比，本发明的显著优点是：

本发明可以增加空间光调制器的成像面积以及减小全息成像光学系统的体积；

本发明的结构和位置关系确定，适用于任意数量空间光调制器的拼接；

本发明的多片空间光调制器拼接的精度高，做到真正意义上的更多空间光调制器阵列的无缝拼接。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

图1为本发明一实施例的显示芯片的外形结构；

图2为本发明一实施例的Sony VW268投影仪中显示芯片尺寸示意图；

图3为本发明一实施例的3SLMsH横向阵列拼接件结构示意图；

图4为本发明一实施例的3×3SLMsH横向阵列拼接件无缝拼接示意图；

图5为本发明一实施例的3SLMsV纵向阵列拼接件结构示意图；

图6为本发明一实施例的连续个数SLM无缝拼接示意图，其中图6(a)为2SLMs阵列拼接件，图6(b)为4SLMs阵列拼接件，图6(c)为5SLMs阵列拼接件；

图7为本发明一实施例的5*3SLMsH横向阵列拼接件拼接原理图；

图8为本发明一实施例的5*3SLMsH横向阵列拼接件视图；

图9为本发明一实施例的5*3SLMsH×3二维阵列拼接件示意图；

图10为本发明一实施例的3SLMsH横向阵列拼接架立体图；

图11为本发明一实施例的3SLMsH横向阵列拼接架尺寸示意图；

图12为本发明一实施例的3SLMsH横向阵列拼接件装配至拼接架的俯视图；

图13为本发明一实施例的5*3SLMsH横向阵列拼接件装配至拼接架的俯视图；

图14为本发明一实施例的5*3SLMsH横向阵列拼接件中的两种反射单元示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的各实施方式进行详细的阐述。

图1为显示芯片的外形结构，其中a₁为最大横向宽度(“最大”的意义是指对外形最边缘结构之间距离的测量，下同)；b₁为最大纵向宽度；h₁为最大厚度；c₁为有效显示面的宽度；d₁为有效显示面的长度。以上5个参数是本发明拼接过程中的基本参数。无缝拼接基本原理是通过镜面反射，将显示芯片的有效显示区平面反射到另一个显示芯片的有效显示平面上，并使其边缘相连接。以下实施例采用Sony VW268投影仪中显示芯片作为基准显示芯片单元。Sony VW268芯片像元间隔为4.06微米，有效显示面尺寸d₁×c₁＝16.62587mm×8.76755mm，边框纵向边长为b₁＝51.4毫米，横向边长为a₁＝33.8mm，h₁＝15.1mm，所有相关结构参数都已标注在图2上，其中ε是预留固定空隙。

实施例一

请综合参考图1至图9，一种SLMs阵列拼接方法，包括：

S1:按照预先设定的基准位置安装第一显示芯片组，光线直接照明第一显示芯片组的有效显示面；

S2:光线经第一反射单元反射至第二显示芯片组的有效显示面，和/或，光线经第二反射单元反射至第三显示芯片组的有效显示面；

S3:第二显示芯片组和/或第三显示芯片组的有效显示面镜像与第一显示芯片组的有效显示面在同一个平面内，第二显示芯片组和/或第三显示芯片组的有效显示面边缘的镜像与第一显示芯片组的有效显示面的对应边缘无缝连接，各个元件的边缘对入射光未有遮挡。

本实施例中，一种SLMs阵列拼接方法包括SLMsH横向阵列拼接件的拼接和SLMsV纵向阵列拼接件的拼接，SLMsH横向阵列拼接件中，第一显示芯片组、第二显示芯片组和第三显示芯片组位于同一水平面，而SLMsV纵向阵列拼接件中，第一显示芯片组、第二显示芯片组和第三显示芯片组均位于不同水平面。或者可以这样理解，当第二显示芯片组和第三显示芯片组所成镜像与第一显示芯片组的有效显示面位于同一水平位置时，则该拼接方法拼接成的是SLMsH横向阵列拼接件；当第二显示芯片组和第三显示芯片组所成镜像与第一显示芯片组的有效显示面位于同一竖直面时，则该拼接方法拼接成的是SLMsV纵向阵列拼接件。具体可以参考图3的3SLMsH横向阵列拼接件和图5的3SLMsV纵向阵列拼接件。当然，SLMs阵列拼接方法不仅限于SLMsH横向阵列拼接件的拼接和SLMsV纵向阵列拼接件的拼接，在此不再赘述。

实施例二

本实施例是在实施例一基础上的进一步限定，一种SLMs阵列拼接方法包括3^m*3SLMsH横向阵列拼接件的拼接，m为自然数，其进一步包括：将3^m-1*3SLMsH横向阵列拼接件作为第一显示芯片组，另两个3^m-1*3SLMsH横向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行横向拼接，得到3^m*3SLMsH横向阵列拼接件。

如图3所示，SLMs阵列拼接方法包括3SLMsH横向阵列拼接件的拼接，其进一步包括：将一个SLM显示芯片作为第一显示芯片组，另外两个SLM显示芯片分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行横向拼接，得到3SLMsH横向阵列拼接件。

其中，M_3Hl和M_3Hr是大小相同的反射镜，通过镜像反射后，slm_r和slm_l的有效显示区应该与slm_c的有效显示区在同一个平面，为了满足这一要求，反射镜必须按如图所示45°放置。为了使得slm_r和slm_l的有效显示区的镜像边缘与slm_c的有效显示区对应的边缘恰好无缝衔接，镜面的长度必须为：

C_3Hl和C_3Hr分别是两个反射镜的中心，其中心位置可以用L_3c表示。反射镜的中心C_3Hl和C_3Hr与对应的空间光调制器的边缘的距离L_3c必须同时满足：

2L_3Hc+2c₁＞3c₁ (2)

即

如果空间光调制器的外框长度a₁大于3c₁，为了确保slm_r和slm_l与slm_c的外框架在空间不相交叉，则L_3c必须满足：

2L_3Hc+2c₁＞a₁ (4)

此时，考虑slm框架的厚度h₁已经预留的空隙ε，上式可以写成：

拼接后3SLMsH拼接件的长和宽分别为：

a_3H＝2(h₁+L_3Hc+c₁) (6)

或h_3H＝a₁ if h_3H＜a₁ (8)

3SLMsH拼接件有效显示区大小：c₃＝3c₁ (9)

如图4所示，SLMs阵列拼接方法包括3*3SLMsH横向阵列拼接件的拼接，其进一步包括：将3SLMsH横向阵列拼接件作为第一显示芯片组，另外两个3SLMsH横向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行横向拼接，得到3*3SLMsH横向阵列拼接件。

其中，以3SLMsH阵列拼接件作为一个拼接单位，进一步沿横向扩拼为3×3SLMsH，3SLMsH-C，3SLMsH-L，3SLMsH-R分别是相同的3SLMs阵列拼接件。3SLMsH-C居中，3SLMsH-L，3SLMsH-R的有效显示面分别经反射镜M_9Hl和M_9Hr反射，其镜像与3SLMsH-C有效显示面在同一平面，并且对应的边缘无缝隙相接。

棱镜的镜面长度：

镜面中心位置：

3×3SLMs拼接件的长和宽分别为：

a_9H＝2(h_3H+L_9Hc+c₃) (12)

3×3SLMsH拼接件有效显示区大小：c₉＝3×3c₁ (14)

本实施例中，一种SLMs阵列拼接方法包括3²*3SLMsH横向阵列拼接件的拼接，其进一步包括：将3*3SLMsH横向阵列拼接件作为第一显示芯片组，另外两个3*3SLMsH横向阵列拼接件作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行拼接，得到3²*3SLMsH横向阵列拼接件。

以此类推，可以得到3^m*3SLMsH横向阵列拼接件。

实施例三

本实施例是在实施例二基础上的进一步限定，一种SLMs阵列拼接方法包括N*3SLMsH横向阵列拼接件的拼接，N为大于1的正奇数，其进一步包括：将(N－2)*3SLMsH横向阵列拼接件作为第一显示芯片组，另两个3SLMsH横向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行横向拼接，得到N*3SLMsH横向阵列拼接件。

如图7所示，一种SLMs阵列拼接方法包括5*3SLMsH横向阵列拼接件的拼接，首先拼接成3*3SLMsH横向阵列拼接件，然后进一步以两个3SLMsH横向阵列拼接件沿横向左右对称拼接，拼接成5*3SLMsH横向阵列拼接件。

图8是5*3SLMsH横向阵列拼接件的简化视图。其中，包括5*3SLMsH横向阵列拼接件的俯视图以及有效显示区的三视图。

实施例四

本实施例是在实施例三基础上的进一步限定，一种SLMs阵列拼接方法包括N*3SLMsH×L二维阵列拼接件的拼接，L为大于1的正奇数，其进一步包括：将N*3SLMsH×(L-2)二维阵列拼接件作为第一显示芯片组，另两个N*3SLMsH横向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行纵向拼接，得到N*3SLMsH×L二维阵列拼接件。

如图9所示，拼接方法包括5*3SLMsH×3二维阵列拼接件的拼接，将一个5*3SLMsH横向阵列拼接件作为第一显示芯片组，另外两个5*3SLMsH横向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行纵向拼接，得到5*3SLMsH×3二维阵列拼接件。其中，5*3SLMsH横向阵列拼接件布置于基准位置处，另外两个5*3SLMsH横向阵列拼接件分别沿纵向拼接到5*3SLMsH横向阵列拼接件的上下方位置。

本实施例中，第一显示芯片组首先形成位于中间的一水平长条的有效显示区，而第二显示芯片组和第三显示芯片组分别形成相同尺寸的位于上下方的有效显示区，三条有效显示区无缝连接，且边缘对齐。

实施例五

本实施例是在实施例一基础上的进一步限定，同实施例二的原理类似，一种SLMs阵列拼接方法，包括3^m*3SLMsV纵向阵列拼接件的拼接，m为自然数，其进一步包括：将3^m-1*3SLMsV纵向阵列拼接件作为第一显示芯片组，另两个3^m-1*3SLMsV纵向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行纵向拼接，得到3^m*3SLMsV纵向阵列拼接件。

如图5所示，一种SLMs阵列拼接方法包括3SLMsV纵向阵列拼接件的拼接。将单个SLM作为第一显示芯片组，另外两个SLMs分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行纵向拼接，得到3SLMsV纵向阵列拼接件。

根据前述参数定义，图5中各个参数为：

拼接后3SLMsV拼接件的长和宽分别为：

a_3V＝2(h₁+L_3Vc+d₁) (16)

或h_3V＝b₁ if h_3V＜b₁ (18)

3SLMsV拼接件有效显示区大小：d₃＝3d₁×c₁ (19)

同样，可以将三个3SLMsV纵向阵列拼接件分别作为第一显示芯片组、第二显示芯片组和第三显示芯片组，进一步沿纵向拼接成3*3SLMsV纵向阵列拼接件，方法同实施例二的3*3SLMsH横向阵列拼接件一样。以此类推，可以拼接成3ⁿ*3SLMsV纵向阵列拼接件。

实施例六

本实施例是在实施例一的基础上进一步的限定，一种SLMs阵列拼接方法不限于3SLM的倍数的拼接，同样可以进行两个、四个、五个SLMs阵列拼接件的拼接。

如图6(a)所示，SLMs阵列拼接方法包括2SLMs阵列拼接件的拼接，其进一步包括：将单个SLM作为第一显示芯片组，单个SLM作为第二显示芯片组或第三显示芯片组，按照步骤S1至步骤S3拼接方法进行拼接，拼接成2SLMs阵列拼接件。

如图6(b)所示，SLMs阵列拼接方法包括4SLMs阵列拼接件的拼接，其进一步包括：将3SLMs阵列拼接件作为第一显示芯片组，单个SLM作为第二显示芯片组或第三显示芯片组，按照步骤S1至步骤S3拼接方法进行拼接，拼接成4SLMs阵列拼接件。

如图6(c)所示，SLMs阵列拼接方法包括5SLMs阵列拼接件的拼接，其进一步包括：将3SLMs阵列拼接件作为第一显示芯片组，单个SLM作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行拼接，拼接成5SLMs阵列拼接件。

实施例七

本实施例是在实施例五基础上的进一步限定，同实施例三的原理类似，一种SLMs阵列拼接方法，包括N*3SLMsV纵向阵列拼接件的拼接，N为大于1的正奇数，其进一步包括：将(N－2)*3SLMsV纵向阵列拼接件作为第一显示芯片组，另两个3SLMsV纵向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行纵向拼接，得到N*3SLMsV纵向阵列拼接件。

5*3SLMsV纵向阵列拼接件和5*3SLMsH横向阵列拼接件的区别在于，前者为3SLMsV纵向阵列拼接件沿纵向拼接成型，后者为3SLMsH横向阵列拼接件沿横向拼接成型。

实施例八

本实施例是在实施例六基础上的进一步限定，同实施例四的原理类似，一种SLMs阵列拼接方法，包括N*3SLMsV×L二维阵列拼接件的拼接，L为大于1的正奇数，其进一步包括：将N*3SLMsV×(L-2)二维阵列拼接件作为第一显示芯片组，另两个N*3SLMsV纵向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，按照步骤S1至步骤S3拼接方法进行横向拼接，得到N*3SLMsV×L二维阵列拼接件。

例如，5*3SLMsV×3二维阵列拼接件中，5*3SLMsV×1二维阵列拼接件作为第一显示芯片组，另两个5*3SLMsV纵向阵列拼接件分别作为第二显示芯片组和第三显示芯片组，则第一显示芯片组首先形成位于中间的一竖直长条的有效显示区，而第二显示芯片组和第三显示芯片组分别形成相同尺寸的位于左右两侧的有效显示区，三条有效显示区无缝连接，且边缘对齐。

实施例九

请综合参考图1至图9，一种SLMs阵列拼接件，包括：

第一显示芯片组，位于基准位置，光线直接照明该显示芯片组的有效显示面；

反射单元，包括第一反射单元和/或第二反射单元；

第二显示芯片组和/或第三显示芯片组，光线经第一反射单元反射至第二显示芯片组的有效显示面，和/或，光线径第二反射单元反射至第三显示芯片组的有效显示面，第二显示芯片组和/或第三显示芯片组的有效显示面边缘的镜像与第一显示芯片组的有效显示面的边缘无缝连接，且各个元件的边缘对入射光未有遮挡。

在一个实施例中，拼接件包括3^m*3SLMsH横向阵列拼接件，m为自然数，其进一步包括：第一显示芯片组、第二显示芯片组和第三显示芯片组均为3^m-1*3SLMsH横向阵列拼接件。

如图3所示，3SLMsH横向阵列拼接件中，第一显示芯片组、第二显示芯片组和第三显示芯片组均为单个SLM；

如图4所示，3*3SLMsH横向阵列拼接件中，第一显示芯片组、第二显示芯片组和第三显示芯片组均为3SLMsH横向阵列拼接件；

依此类推，可以得到3^m*3SLMs阵列拼接件。

在一个实施例中，拼接件包括N*3SLMsH横向阵列拼接件，N为大于1的正奇数，其进一步包括：第一显示芯片组为(N－2)*3SLMsH横向阵列拼接件，第二显示芯片组和第三显示芯片组均为3SLMsH横向阵列拼接件。

在一个实施例中，拼接件包括N*3SLMsH×L二维阵列拼接件，L为大于1的正奇数，其进一步包括：第一显示芯片组为N*3SLMsH×(L-2)二维阵列拼接件，第二显示芯片组和第三显示芯片组均为N*3SLMsH横向阵列拼接件。

在一个实施例中，拼接件包括3^m*3SLMsV纵向阵列拼接件，m为自然数，其进一步包括：第一显示芯片组、第二显示芯片组和第三显示芯片组均为3^m-1*3SLMsV纵向阵列拼接件。

在一个实施例中，拼接件包括N*3SLMsV纵向阵列拼接件，N为大于1的正奇数，其进一步包括：第一显示芯片组为(N－2)*3SLMsV纵向阵列拼接件，第二显示芯片组和第三显示芯片组均为3SLMsV纵向阵列拼接件。

在一个实施例中，拼接件包括N*3SLMsV×L二维阵列拼接件，L为大于1的正奇数，其进一步包括：第一显示芯片组为N*3SLMsV×(L-2)二维阵列拼接件，第二显示芯片组和第三显示芯片组均为N*3SLMsV纵向阵列拼接件。

在一个实施例中，第一反射单元和/或第二反射单元为镀有反射膜的反射镜片。

在一个实施例中，一种SLMs阵列拼接件包括连续个数的SLMs阵列拼接件，图6是2、4、5个SLMs阵列拼接件的结构示意图。

如图6(a)所示，2SLMs阵列拼接件中，第一显示芯片组为3^0-1*3SLMs阵列拼接件，第二显示芯片组或第三显示芯片组为单个显示芯片(即3^-1*3个显示芯片)，构成2SLMs阵列拼接件。

如图6(b)所示，4SLMs阵列拼接件中，第一显示芯片组为30*3SLMs阵列拼接件，第二显示芯片组或第三显示芯片组为单个显示芯片(即3^-1*3个显示芯片)，构成4SLMs阵列拼接件。

如图6(c)所示，5SLMs阵列拼接件中，第一显示芯片组为30*3SLMs阵列拼接件，第二显示芯片组和第三显示芯片组为单个显示芯片(即3^-1*3个显示芯片)，构成5SLMs阵列拼接件。

如图7所示，第一显示芯片组为3*3个空间光调制器阵列拼接件，第二显示芯片组和第三显示芯片组均为3个空间光调制器阵列拼接件，构成5*3SLMs阵列拼接件。

实施例十

图10为3SLMsH横向阵列拼接架，用于实施前述所述的SLMs阵列拼接件，其进一步包括：第一拼接板1、第二拼接板2、第三拼接板3、第四拼接板4和反射单元支架5，第一拼接板1和第二拼接板2拼接在第三拼接板3上，第一拼接板1、第二拼接板2和第三拼接板3拼接后作为整体拼接到第四拼接板4上，反射单元支架5拼接在第一拼接板1和第二拼接板2之间，单个显示芯片分别拼接在第一拼接板1、第二拼接板2和第三拼接板3上，第一反射单元和/或第二反射单元拼接在反射单元支架5上。

图11为3SLMsH横向阵列拼接架的尺寸示意图。

图12为3SLMsH横向阵列拼接件装配至拼接架的俯视图。其中，反射单元支架上安装有微调结构，左反射单元M_3lH和右反射单元M_3rH分别安装在微调结构上，左反射单元M_3lH和右反射单元M_3rH可以在微调结构上平移或者转动微调，以满足反射单元反射光线的要求。

图13为5*3SLMsH横向阵列拼接件装配至拼接架的俯视图。其中，五个3SLMsH横向阵列拼接架布置在规定的位置以拼接成5*3SLMsH横向阵列拼接件。5*3SLMsH横向阵列拼接件包括大小型号的两种反射单元，小型号的反射单元对应单个SLM的有效显示面，大型号的反射单元对应3SLMsH横向阵列拼接件的有效显示面。

图14为5*3SLMsH横向阵列拼接件中的两种型号的反射单元。反射单元M3H为3SLMsH横向阵列拼接件中使用的反射镜，反射单元M9H为3*3SLMsH横向阵列拼接件中使用的反射镜，反射单元M15H为5*3SLMsH横向阵列拼接件中使用的反射镜。其中反射单元M3H为小型号反射镜，而反射单元M9H和反射单元M15H相同，为大型号反射镜。所有反射镜边缘倒角要小于45°。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。