一种基于原子钟组的高稳定时钟合成装置和方法
阅读说明：本技术 一种基于原子钟组的高稳定时钟合成装置和方法 (High-stability clock synthesis device and method based on atomic clock group ) 是由 秦晓伟 蒙艳松 杜二旺 孙云峰 何东 孟彦春 于 2019-09-20 设计创作，主要内容包括：一种基于原子钟组的高稳定时钟合成装置和方法,包括：高稳晶振、FPGA模块、模数转换芯片ADC、数模转换芯片DAC、压控晶体振荡器、加法器。多个星载原子钟通过对应的模数转换芯片ADC依次连接FPGA模块、数模转换芯片DAC、加法器、压控晶体振荡器；压控晶体振荡器向外输出相位及频率,作为下一级导航任务处理的时钟信号,并向任意一个模数转换芯片ADC输出相位及频率；高稳晶振用于向模数转换芯片ADC和FPGA模块提供采样频率,多个模数转换芯片ADC的采样时钟同频同相。本发明不仅解决不同原子钟之间切换引起的卫星钟信号“不连续”的问题；而且提出了一种基于大动态范围内高稳定时钟合成的数字化通用设计方法。(A high-stability clock synthesis device and method based on atomic clock groups comprises the following steps: the high-stability crystal oscillator, the FPGA module, the analog-to-digital conversion chip ADC, the digital-to-analog conversion chip DAC, the voltage-controlled crystal oscillator and the adder. The plurality of satellite-borne atomic clocks are sequentially connected with the FPGA module, the digital-to-analog conversion chip DAC, the summator and the voltage-controlled crystal oscillator through the corresponding analog-to-digital conversion chips ADC; the voltage-controlled crystal oscillator outputs phase and frequency outwards as a clock signal processed by a next stage of navigation task and outputs the phase and frequency to any analog-to-digital conversion chip ADC; the high-stability crystal oscillator is used for providing sampling frequency for the analog-to-digital conversion chip ADC and the FPGA module, and the sampling clocks of the analog-to-digital conversion chips ADC are in the same frequency and phase. The invention not only solves the problem of satellite clock signal discontinuity caused by switching between different atomic clocks; and a digital general design method based on high-stability clock synthesis in a large dynamic range is provided.)
技术领域
本发明涉及一种基于原子钟组的高稳定时钟合成装置和方法，属于导航卫星时钟生成技术领域。
背景技术
传统原子钟钟组管理的控制是运用一种或多种算法通过对原子钟组生成的钟差数据进行分析后，计算出对原子钟组系统参数的调整量，通过相位微跃计实现对系统参数的调节，使原子钟组产生的原子时标准确度和稳定度更高，如图2所示。
卫星钟10.23MHz信号生成作为卫星导航系统有效载荷的重要组成部分，是维持高精度时频的核心，是生成导航信号和距离测量的星上时间基准，卫星钟10.23MHz信号的性能影响着导航、定位、授时的精度。
目前，Galileo导航卫星采用时钟监测与控制单元(CMCU)作为10.23MHz卫星钟生成的设备，以星载铷原子钟和星载氢原子钟作为参考。它利用DDS生成的230KHz信号和原子钟与压控晶体振荡器混频后的230KHz信号进行鉴相，经过环路滤波器控制10.23MHz压控晶体振荡器，从而实现对原子钟信号的锁定。CMCU中包括四个星载原子钟，采用了冗余备份配置方式，原子钟组输出10MHz参考频率通过开关矩阵提供给CMCU，其内部包括主用和备用两个频率信号产生链路。
GPS卫星时间的产生与保持技术：GPS卫星上时间基准为时间保持系统TimeKeeping System(TKS)，TKS基本工作原理是利用数据环路连接两个频率源，一个作为10.23MHz系统输出频率源，另一个作为13.4MHz系统参考频率源，并保证输出频率源锁定在参考频率源上。GPS BLOCK IIR的TKS使用三台星载铷原子钟，其中一台处于工作状态，一台处于热备份状态，另外一台为冷备份状态。三台钟同时连接到一个可控矩阵开关，根据每台钟的健康状况，可控矩阵开关选取1路作为TKS的参考频率信号。
GONASS卫星时间的产生与保持技术：GLONASS系统中星载时间频率基准(STFT)的主要功能是以星载原子钟为参考，产生系统所需要的高精度时频信号，并保证时频信号的稳定性和可靠性。GLONASS卫星的STFS采用锁相环路连接系统5MHz参考频率源和5MHz输出频率源，使系统输出频率信号锁定在参考频率源上。STFS采用三台星载铯原子钟相互冗余备份，通过开关矩阵选择两路输出作为主、备时频链路的参考频率信号。当主用链路出现故障时切换到备用信号输出，以保证星载时间频率基准的可靠性。
可以看出，基于传统主备路冗余备份的卫星钟生成方法中，不同原子钟之间的相互切换会引起卫星钟输出信号中存在跳频、跳相等不连续的现象，无法满足保证10.23MHz信号输出的高精度连续性；同时，当主钟发生故障的情况下，卫星钟输出信号的连续性面临巨大的挑战。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提出了一种基于原子钟组的高稳定时钟合成装置和方法，不仅要解决不同原子钟之间切换引起的卫星钟信号不连续的问题；而且提出了一种数字化的通用设计方法，利用数字化处理方法可以满足大动态范围模拟信号的输入，通过软件配置实现大动态范围高稳定时钟的合成。
本发明的技术方案是：
一种基于原子钟组的高稳定时钟合成装置，包括：高稳晶振、FPGA模块、模数转换芯片ADC、数模转换芯片DAC、压控晶体振荡器、加法器；
FPGA模块的输入端连接有n个模数转换芯片ADC，外部n个星载原子钟分别通过对应的模数转换芯片ADC连接FPGA模块；n为正整数；所述外部星载原子钟向对应的模数转换芯片ADC传输星载原子钟的时钟信号；
所述FPGA模块、数模转换芯片DAC、加法器、压控晶体振荡器依次连接；
所述压控晶体振荡器用于确定目标相位及目标频率，所述目标相位及目标频率作为下一级导航任务处理的时钟信号的相位和频率，同时，将所述目标相位及目标频率作为压控晶体振荡器的时钟信号的相位和频率，将所述压控晶体振荡器的时钟信号输出给任意一个模数转换芯片ADC；
所述高稳晶振作为时钟源产生基准时钟信号，将所述基准时钟信号分别输出给n个模数转换芯片ADC，同时将所述基准时钟信号输出给FPGA模块；
模数转换芯片ADC根据所述高稳晶振输出的基准时钟信号确定采样时钟，所述n个模数转换芯片ADC的采样时钟的频率相同，且所述n个模数转换芯片ADC的采样时钟的相位相同。
一种基于原子钟组的高稳定时钟合成方法，包括步骤如下：
1)按相同采样频率对外部多台原子钟输出的时钟信号以及压控晶体振荡器输出的时钟信号进行采样，获得每台星载原子钟对应的第一时钟信号采样数据X1，获得压控晶体振荡器对应的第二时钟信号采样数据X2；
2)对步骤1)获得的所述第一时钟信号采样数据X1进行滤波处理，获得每台原子钟对应的第三单载波低频信号X3；同时，对所述第二时钟信号采样数据X2进行滤波处理，获得压控晶体振荡器对应的第四单载波低频信号X4；
3)根据步骤2)所述每台原子钟对应的第三单载波低频信号X3和压控晶体振荡器对应的第四单载波低频信号X4，确定原子钟与压控晶体振荡器之间的相位差作为第一相位差X8；根据第一相位差X8，确定原子钟两两之间的相位差作为第二相位差X9；
4)根据步骤3)确定的所述第二相位差X9，调节备份原子钟的相位和频率，使备份原子钟与主份原子钟同步；根据步骤3)确定的所述第二相位差X9确定异常检测值，并将所述异常检测值传输给外部遥测遥控系统；根据步骤3)确定的所述第二相位差X9和所述第一相位差X8确定纸面时；
5)将步骤4)确定的所述纸面时进行比例积分微分获得时间控制量；
6)步骤5)获得的所述时间控制量分两路传递，两路时间控制量分别进行数模转换，获得两路时间控制量对应的模拟信号；
7)将步骤6)所述两路时间控制量对应的模拟信号进行合路处理，获得压控电压；
8)根据步骤7)所述压控电压，确定目标相位和目标频率作为下一级导航任务处理时钟信号的相位和频率，同时将所述目标相位和目标频率作为步骤1)所述压控晶体振荡器输出的时钟信号的相位和频率。
本发明与现有技术相比的有益效果是：
1)本发明利用时间尺度算法建立星载时间尺度，从而实现对星载原子钟组的管理，该方法不仅简化了传统卫星时间与频率生成系统中原子钟信号分配器或者原子钟输入信号选择单元，而且避免了传统卫星时间与保持生成系统中原子钟之间相互切换引起的跳频、跳相以及输出信号不连续等问题。该方法能够建立一个更加稳定、可靠地时间基准，同时在某种程度上能够改善时间基准信号的频率稳定度。
2)本发明利用AD转换器对输入信号进行采样，可以满足大动态范围模拟信号输入的需求。通过软件配置以及OCXO频点的选取可以灵活地输出大动态范围的时钟信号，从而简化设计流程，提高设计效率。
附图说明
图1为装置验证系统连接图；
图2为传统原子钟组管理图；
图3为FPGA模块数字混频框图；
图4为本发明装置框图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步详细的描述。
本发明一种基于原子钟组的高稳定时钟合成装置，如图4所示，包括：高稳晶振、FPGA模块、模数转换芯片ADC、数模转换芯片DAC、压控晶体振荡器、加法器；
FPGA模块的输入端连接有n个模数转换芯片ADC，外部n个星载原子钟分别通过对应的模数转换芯片ADC连接FPGA模块；即模数转换芯片ADC的输入端连接一个对应的外部每个星载原子钟，所述模数转换芯片ADC的输出端连接FPGA模块；n为正整数；所述外部星载原子钟向对应的模数转换芯片ADC传输星载原子钟的时钟信号；
所述FPGA模块、数模转换芯片DAC、加法器、压控晶体振荡器依次连接；
所述压控晶体振荡器用于确定目标相位及目标频率，所述目标相位及目标频率作为下一级导航任务处理的时钟信号的相位和频率，同时，将所述目标相位及目标频率作为压控晶体振荡器的时钟信号的相位和频率，将所述压控晶体振荡器的时钟信号输出给任意一个模数转换芯片ADC；
所述高稳晶振作为时钟源产生基准时钟信号，将所述基准时钟信号分别输出给n个模数转换芯片ADC，同时将所述基准时钟信号输出给FPGA模块；
模数转换芯片ADC根据所述高稳晶振输出的基准时钟信号确定采样时钟，所述n个模数转换芯片ADC的采样时钟的频率相同，且所述n个模数转换芯片ADC的采样时钟的相位相同。
外部n台原子钟中，有且只有一台处于工作状态的原子钟作为主份原子钟，其余原子钟均作为备份原子钟；每台星载原子钟通过各自对应的模数转换芯片ADC输出时钟信号给FPGA模块；n个模数转换芯片ADC的采样时钟均由同一个高稳晶振提供，n个模数转换芯片ADC的采样时钟是同频同相的。
模数转换芯片ADC：接收高稳晶振输出的所述基准时钟信号，将所述基准时钟信号的频率作为采样频率，接收外部星载原子钟对应的时钟信号，或接收外部星载原子钟对应的时钟信号同时接收压控晶体振荡器的时钟信号；按采样频率对时钟信号进行采样处理和模数转换，获得时钟信号对应的采样数据；将所述时钟信号对应的采样数据传输给FPGA模块；所述采样数据包括：第一时钟信号采样数据X1和第二时钟信号采样数据X2；所述第一时钟信号采样数据X1与星载原子钟的时钟信号对应，所述第二时钟信号采样数据X2与压控晶体振荡器的时钟信号对应；所述第一时钟信号采样数据X1和所述第二时钟信号采样数据X2为数字信号。
FPGA模块：接收高稳晶振输出的所述基准时钟信号，将所述基准时钟信号作为FPGA模块的工作时钟，如图3所示，接收多个模数转换芯片ADC传输的时钟信号对应的采样数据，将所述采样数据进行滤波处理，获得单载波低频信号；所述单载波低频信号包括：第三单载波低频信号X3和第四单载波低频信号X4；所述第三单载波低频信号X3对应星载原子钟，所述第四单载波低频信号X4对应压控晶体振荡器；即对第一时钟信号采样数据X1依次进行滤波处理，获得每台原子钟对应的第三单载波低频信号X3；同时，对所述第二时钟信号采样数据X2依次进行滤波处理，获得压控晶体振荡器对应的第四单载波低频信号X4。将第四单载波低频信号X4和第三单载波低频信号X3进行混频、滤波获得第五单载波低频信号X5；利用DDS根据高稳晶振产生的基准时钟信号生成第六单载波低频信号X6；将第五单载波低频信号X5和第六单载波低频信号X6进行混频、滤波获得第七单载波低频信号X7；根据第七单载波低频信号X7分别获取每台原子钟与压控晶体振荡器之间的相位差作为第一相位差X8；根据所述第一相位差X8，获取两两原子钟之间的相位差作为第二相位差X9；a、根据所述原子钟两两之间的第二相位差X9，调节备份原子钟的相位和频率，使备份原子钟与主份原子钟同步；b、根据两两原子钟之间的第二相位差X9确定异常检测值，并将所述异常检测值传输给外部遥测遥控系统；c、根据第二相位差X9和第一相位差X8确定纸面时papertime；将纸面时通过PID模块进行比例积分微分获得时间控制量；PID模块将所述时间控制量分别传输给两个数模转换芯片DAC；
数模转换芯片DAC：接收FPGA模块传输的所述时间控制量，将所述时间控制量数模转换后，获得所述时间控制量对应的模拟信号，将所述模拟信号传输给加法器；
加法器：输入端连接有两个数模转换芯片DAC，接收两个数模转换芯片DAC传输的时间控制量对应的模拟信号；将接收到的两个数模转换芯片DAC传输的时间控制量进行合路处理，获得压控电压并传输给压控晶体振荡器；
压控晶体振荡器：接收加法器传输的压控电压，根据所述压控电压确定目标相位和目标频率。
所述FPGA模块包括数字FIR滤波器，所述FPGA模块进行滤波处理，具体为：利用数字FIR滤波器滤除所述多个第一时钟信号采样数据X1中的各次谐波和杂散信号，获得每台原子钟对应的第三单载波低频信号X3；同时利用数字FIR滤波器滤除所述第二时钟信号采样数据X2中的各次谐波和杂散信号，获得压控晶体振荡器对应的第四单载波低频信号X4。
FPGA模块根据所述第一相位差X8和所述两两原子钟之间的第二相位差X9，确定计算纸面时，具体为：
1)根据所述两两原子钟之间的第二相位差X9，确定每台原子钟的权重Wi；
2)根据第一相位差X8和步骤1)确定的所述每台原子钟的权重Wi，确定纸面时。
所述FPGA模块确定第i台原子钟的权重Wi，具体为：
其中，i表示第i台原子钟，n表示原子钟的总个数，表示第i台原子钟的频率稳定度；i∈[1,n]；所述频率稳定度根据两两原子钟之间的第二相位差X9确定。
所述FPGA模块包括：数字FIR滤波器、第一类鉴相模块、第二类鉴相模块、时间尺度模块、PID模块；
所述数字FIR滤波器用于进行滤波处理；
所述第一类相位计用于确定每台原子钟与压控晶体振荡器对应的第七单载波低频信号X7的相位差；
所述第二类相位计用于确定两两原子钟之间的相位差；
所述时间尺度模块用于根据每台原子钟的权重和每台原子钟对应的第一相位差X8，确定纸面时并传输给PID模块；
所述PID模块用于接收时间尺度模块传输的所述纸面时，对所述纸面时进行比例积分微分获得时间控制量，将时间控制量分别传输给外部的两个DAC。
一种基于原子钟组的高稳定时钟合成方法，包括步骤如下：
1)按相同采样频率对外部多台原子钟输出的时钟信号以及压控晶体振荡器输出的时钟信号进行采样，获得每台星载原子钟对应的第一时钟信号采样数据X1，获得压控晶体振荡器对应的第二时钟信号采样数据X2；
2)对步骤1)获得的所述第一时钟信号采样数据X1进行滤波处理，获得每台原子钟对应的第三单载波低频信号X3；同时，对所述第二时钟信号采样数据X2进行滤波处理，获得压控晶体振荡器对应的第四单载波低频信号X4；
3)根据步骤2)所述每台原子钟对应的第三单载波低频信号X3和压控晶体振荡器对应的第四单载波低频信号X4，确定原子钟与压控晶体振荡器之间的相位差作为第一相位差X8；根据第一相位差X8，确定原子钟两两之间的相位差作为第二相位差X9；
4)根据步骤3)确定的所述第二相位差X9，调节备份原子钟的相位和频率，使备份原子钟与主份原子钟同步；根据步骤3)确定的所述第二相位差X9确定异常检测值，并将所述异常检测值传输给外部遥测遥控系统；根据步骤3)确定的所述第二相位差X9和所述第一相位差X8确定纸面时；
5)将步骤4)确定的所述纸面时进行比例积分微分获得时间控制量；
6)步骤5)获得的所述时间控制量分两路传递，两路时间控制量分别进行数模转换，获得两路时间控制量对应的模拟信号；
7)将步骤6)所述两路时间控制量对应的模拟信号进行合路处理，获得压控电压；
8)根据步骤7)所述压控电压，确定目标相位和目标频率作为下一级导航任务处理时钟信号的相位和频率，同时将所述目标相位和目标频率作为步骤1)所述压控晶体振荡器输出的时钟信号的相位和频率。
本发明搭建了一套数字化验证平台，其具体的硬件设备包括：1个时钟源、1片FPGA、多片模数转换芯片ADC、2片数模转换芯片DAC、1个压控晶体振荡器，如图1所示。
原子钟组内的每台原子钟分别连接至一个ADC采样器上，利用欠采样技术对原子钟输出信号的10MHz进行采样，其中ADC采样器的采样时钟频率是通过外部高精度时钟源提供。
由于原子钟输出的10MHz信号经过ADC欠采样之后存在各次谐波信号，因此，在FPGA内部设置了一个数字FIR滤波器滤除各次谐波信号，从而得到纯净的低频信号，分别为图4中信号f1、信号f2、信号f3和信号f4。
相位计模块包括数字下变频和鉴相两部分内容，通过数字下变频得到包含原子钟和压控晶体振荡器相位的低频信号或包含原子钟之间相位的低频信号，然后通过鉴相模块得到原子钟与压控晶体振荡器之间的相位以及原子钟相互之间的相位。
相差测量包括两方面的内容：原子钟之间的相差测量和原子钟相互之间的相差测量。通过原子钟之间的相差测量可以掌握每台原子钟之间的相对变化情况，即分别测量f1和f2、f2和f3、f3和f1之间相位差，利用三角帽算法评估每台原子钟的稳定度情况，从而决定每台原子钟在钟组中所占的比重。通过测量每台原子钟与压控晶体振荡器之间的相差可以知道每台原子钟与综合时间基准信号之间的相对变化情况，即分别测量f1和f4、f2和f4、f3和f4之间的相位差。高精度的相差测量能够准确地反映原子钟之间的状态变化规律，常用高精度的相差测量方法有FFT、全相位FFT、互相关等。
原子钟组内构造多个“主-从钟同步”模式。任意选取两台原子钟(f1、f2)构造一个“主-从钟同步”，选取其中的一台原子钟(f1)作为主钟，另外一台(f2)作为从钟，根据测量得到的主钟(f1)与从钟(f2)之间的相差，进而修正从钟(f2)，使其与主钟(f1)频率保持同步。然后建立第二个“主-从钟同步”，选取第一个“主-从钟”中的从钟(f2)作为主钟，然后选取其他原子钟(f3)作为从钟，根据两台原子钟(f2、f3)之间的相差调整“主钟”(f2)与“从钟”(f3)保持同步。根据“主-从钟同步”使得原子钟组内所有原子钟都与主钟保持同步。
根据每台原子钟与综合时间基准信号之间相差(f1-f4、f2-f4、f3-f4)以及利用原子钟相互之间的相差(f1-f2、f2-f3、f3-f1)评估每台原子钟稳定度特性，通过时间尺度算法生成一个纸面时，将纸面时物理化得到一个稳定、可靠的时间基准信号。本方法中使用了基于加权的时间尺度算法，通过评估每台原子钟的频率稳定度，及时调整每台原子钟在钟组中所占的比重，从而生成一个高稳定、高可靠的时间基准信号。
故障检测模块分别监测每台原子钟和高稳晶振的工作状态，主要包括功能中断、相位跳变和频率跳变等。星载原子钟的相位跳变、频率跳变应考虑故障检测的实时性和准确性。目前，针对原子钟频率跳变检测的主要方法有块平均法、序列平均法、动态阿伦方差法、最小二乘拟合以及基于kalman滤波器的检测方法。由于基于kalman滤波器的频率跳变检测方法具有实时性以及高检测能力，本方案中使用了具有实时性以及高检测能力的基于kalman滤波器的频率跳变检测方法。
利用基于加权的时间尺度算法建立一个纸面时，经过PID处理，然后去控制高精度的DAC，最后控制超稳晶振。本发明中使用了clean-up数字锁相技术，PID分为粗调和细调两种模式，利用其自由调整锁相环环路带宽和环路时间常数的优点，既实现环路的快速锁定，又提高输出信号的相位噪声水平。
数模转换的精度制约着原子钟信号的高精度传递能力。为了保证原子钟信号质量高精度传递，选取2片的高精度DAC，保证DAC采样时钟信号的完好性。
针对卫星上对于不同频率点时间基准需求的问题，可以通过选取不同频点的高稳晶振，通过软件化配置，即可满足不同频率点时间基准的生成。
本发明验证方法，包括步骤如下：
1)装置连线图。整个系统装置主要包括多台原子钟、电源、频率计、时间间隔分析仪、频谱仪、信号源、计算机等；按照图1所示各个仪器设备之间的输入输出连线关系搭建验证平台。
2)相位跳变、频率跳变检测评估方法。为了验证原子钟相位跳变、频率跳变检测模块的准确性，如图1搭建试验测试平台。通过调节相位微跃计模拟原子钟中存在的相位跳变，然后评估相位跳变检测算法的实时性和准确性。将原子钟2的输出信号设置为信号源的参考信号，当基于原子钟组的时钟合成装置正常工作时，通过微调信号源的频率值模拟原子钟中存在的频率跳变，然后通过计算机串口得到的遥测信号评估频率跳变检测算法的性能。
3)原子钟移除和加入评估方法。如图1所示，当时钟合成装置正常工作时，将其中一路原子钟从钟组内移除，分别观测频率计和时间间隔分析仪的数据是否正常，从而判断原子钟移除时是否影响输出信号的性能。相反，当时钟合成装置的输出正常时，向时钟合成装置加入一台原子钟作为输入，然而分别观测频率计和时间间隔分析仪的数据是否正常，从而判断原子钟的加入是否影响装置的输出信号。
4)输出信号的稳定度测量与评估。如图1所示，当有N台钟作为时钟合成装置的输入时，利用时间间隔分析仪长时间测量输出信号的频率稳定度，然后比较该装置输出信号频率稳定度与单台原子钟输出的频率稳定度，从而验证时间尺度算法的正确性。
5)输出信号连续性测量与评估。如图1所示，当时钟合成装置正常工作时，通过相位微跃计、信号源分别模拟原子钟中存在的相位跳变、频率跳变以及加入原子钟和移除原子钟等故障模式，利用时间间隔分析仪测量输出信号与参考信号之间的相差，然后根据相差分析是否存在相位跳变，从而评估输出信号的连续性。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。