阅读说明：本技术 一种显示面板、其驱动方法及显示装置 (Display panel, driving method thereof and display device ) 是由 张蒙蒙 周星耀 李玥 杨帅 于 2019-10-31 设计创作，主要内容包括：本发明公开了一种显示面板、其驱动方法及显示装置,首先,通过设置多路选择器,可以减少数据线对应的引线所占用的非显示区域的面积,从而可以使得非显示区域设置的较窄,实现高屏占比和窄边框的设计。并且,通过设置多个移位寄存器组,使得各移位寄存器组中的移位寄存器可以分别输出栅极扫描信号,进而可以增加栅极扫描信号的充电时间,在实现高频显示的同时,可以消除因栅极扫描信号的充电时间较短而出现的竖纹,从而提高显示效果。此外,因第二时间的结束时刻早于第三时间的起始时刻,可以避免第二时间和第三时间出现交叠,进而避免在第i+N+1行第一像素的初始化阶段输入数据信号,以保证显示面板可以正常有效地驱动。(The invention discloses a display panel, a driving method thereof and a display device. In addition, by arranging the plurality of shift register groups, the shift registers in each shift register group can respectively output grid scanning signals, so that the charging time of the grid scanning signals can be increased, high-frequency display is realized, and vertical stripes caused by short charging time of the grid scanning signals can be eliminated, so that the display effect is improved. In addition, the end time of the second time is earlier than the start time of the third time, so that the second time and the third time can be prevented from overlapping, and further, the data signal is prevented from being input in the initialization stage of the first pixels in the (i + N + 1) th row, and the display panel can be driven normally and effectively.)

一种显示面板、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，尤指一种显示面板、其驱动方法及显示装置。

背景技术

电致发光显示器是一种自发光器件，无需设置背光模组即可实现显示功能，使得该种显示器具有质轻、薄型化等特点，在各个领域中有着广泛的应用。

电致发光显示器一般具有常规产品和高频产品两种规格，常规产品可以理解为扫描频率为60Hz的产品，高频产品可以理解为扫描频率为120Hz的产品。目前，常规产品中通常设置有多路选择器，对应的栅极扫描信号的充电时间一般小于0.5微秒；而高频产品若采用常规产品的结构设置时，栅极扫描信号的充电时间也小于0.5微秒，此时导致栅极扫描信号的充电时间严重不足，在显示画面时易出现竖纹问题，显示效果降低。

基于此，如何提高高频电致发光显示器的显示效果，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种显示面板、其驱动方法及显示装置，用以提高高频电致发光显示器的显示效果。

第一方面，本发明实施例提供了一种显示面板，包括显示区域和非显示区域，所述非显示区域围绕所述显示区域，还包括：

位于所述显示区域内的多个像素，所述像素包括像素电路，所述像素电路包括：用于控制初始化信号写入的第一写入端、以及用于控制数据信号写入的第二写入端；

多条栅线和多条数据线，所述栅线包括：与所述像素电路的第一写入端对应连接的第一栅线、以及与所述像素电路的第二写入端对应连接的第二栅线，每列像素电路与Q条所述数据线对应连接，Q为大于1的整数，且每列像素电路中任意相邻两个所述像素电路与不同的所述数据线对应连接，且所述每列像素电路与不同的所述数据线电连接；

位于所述非显示区域内的多路选择器，所述多路选择器包括多个选择单元，所述选择单元的输出端与所述数据线对应电连接；

与所述选择单元电连接的控制线，所述控制线的设置数量与所述选择单元的输出端的设置数量相同，所述控制线用于控制所述选择单元的一个输出端向对应所述数据线输出数据信号；

位于所述非显示区域内的多个移位寄存器组，每个所述移位寄存器组包括级联的多个移位寄存器，每个所述移位寄存器与至多两条所述栅线电连接；

其中，同一所述移位寄存器电连接的两条所述栅线对应的所述像素之间具有N行像素，N为正整数。

第二方面，本发明实施例提供了一种显示装置，包括：如本发明实施例提供的上述显示面板。

第三方面，本发明实施例提供了一种显示面板的驱动方法，所述显示面板如本发明实施例提供的上述显示面板所述，该驱动方法包括：

多个移位寄存器组中的各移位寄存器轮流地向对应连接的各栅线输入栅极扫描信号，以使各行像素电路的第一写入端通过对应的第一栅线依次输入栅极扫描信号，各行像素电路的第二写入端通过对应的第二栅线依次输入栅极扫描信号；

各控制线依次向选择单元输入周期性的控制信号，以控制所述选择单元的各输出端分时向对应的数据线输出数据信号；

其中，所述第一栅线先于所述第二栅线输入栅极扫描信号；同一所述选择单元对应的各所述数据线电连接的像素为第一像素，向第i行第一像素对应的所述第一栅线输入栅极扫描信号的时间为第一时间，向所述第i行第一像素对应的所述第二栅线输入栅极扫描信号的时间为第二时间，所述第二时间的起始时刻晚于所述第一时间的结束时刻；

所述第i行第一像素对应的所述第二栅线与第i+N+1行第一像素对应的所述第一栅线电连接；

所述选择单元对应P列第一像素，每个第一像素行与P条所述数据线电连接，与P条所述数据线对应电连接的所述控制线有P条，每个第一像素行对应的P条所述控制线中最先输入的控制信号为特定控制信号；

所述第i+N+1行第一像素对应的特定控制信号的时间为第三时间，所述第二时间的结束时刻早于所述第三时间的起始时刻，i为正整数，P为大于1的整数。

本发明有益效果如下：

本发明实施例提供的一种显示面板、其驱动方法及显示装置，具有以下几点优势：

第一，通过设置多路选择器，可以减少数据线对应的引线所占用的非显示区域的面积，从而可以使得非显示区域设置的较窄，实现高屏占比和窄边框的设计。

第二，通过设置多个移位寄存器组，使得各移位寄存器组中的移位寄存器可以分别输出栅极扫描信号，进而可以增加栅极扫描信号的充电时间，在实现高频显示的同时，可以消除因栅极扫描信号的充电时间较短而出现的竖纹，从而提高显示效果。

第三，因第二时间的结束时刻早于第三时间的起始时刻，可以避免第二时间和第三时间出现交叠，进而避免因第二时间和第三时间相交叠引起在第i+N+1行第一像素的初始化阶段输入数据信号，也即使得在第i+N+1行第一像素在初始化结束之后输入数据信号，以保证显示面板可以正常有效地驱动，从而保证显示装置可以正常有效地显示。

附图说明

图1为本发明实施例中提供的一种显示面板的结构示意图；

图2为本发明实施例中提供的另一种显示面板的结构示意图；

图3为本发明实施例中提供的又一种显示面板的结构示意图；

图4为本发明实施例中提供的再一种显示面板的结构示意图；

图5为与图1所示结构对应的一种时序图；

图6为与图2所示结构对应的时序图；

图7为与图3所示结构对应的时序图；

图8为与图4所示结构对应的一种时序图；

图9为与图1所示结构对应的连续两帧画面的驱动时序图；

图10为与图1所示结构对应的另一种时序图；

图11为与图1所示结构对应的再一种时序图；

图12为与图4所示结构对应的另一种时序图；

图13为本发明实施例提供的一种显示装置的结构示意图。

其中，A-显示区域，B-非显示区域，11-第一栅线，12-第二栅线，20-数据线，30-多路选择器，31-选择单元，41-第一移位寄存器组，42-第二移位寄存器组，43-第三移位寄存器组。

具体实施方式

下面将结合附图，对本发明实施例提供的一种显示面板、其驱动方法及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

发明人在研究中发现，对于未设置有多路选择器(如demux)的显示器而言，如采用hipin设计的显示器，常规产品(如扫描频率为60Hz的产品)在显示一帧画面时对应的时间一般为16.67ms，若该种产品的分辨率为1080*2340时，扫描一行像素的时间为16.67ms/2340，即扫描一行像素的时间为7.1μs。但在实际的扫描过程中，需要考虑相邻栅线输入栅极扫描信号的时间间隔等因素，因此在实际上，扫描一行像素的时间一般小于5μs。

同样地，对于采用hipin设计的高频产品(如扫描频率为120Hz的产品)而言，因扫描频率增加，若显示一帧画面时对应的时间保持不变时，扫描一行像素的时间比低频产品至少要减少二分之一，所以高频产品的栅极扫描信号的充电时间不足，在显示画面时容易出现竖纹现象，导致显示效果降低。

而对于设置有多路选择器(如demux)的高频产品而言，若要向栅线输入栅极扫描信号，需要在该栅线对应的像素行对应的控制线结束输出控制信号之后才开始向该栅线输入栅极扫描信号，如此，在扫描一行像素的时间中，栅极扫描信号的充电时间减小到了0.5μs以下，导致栅极扫描信号的充电时间严重不足。

对于大尺寸高分辨率的显示器(例如4K或8K显示器)而言，随着扫描行数的进一步增加，扫描一行的时间进一步减小，相应地，在扫描一行像素的时间中，栅极扫描信号的充电时间就变得更加少了，导致显示效果严重降低。

因此，本发明实施例提供了一种显示面板，用以提高高频产品的显示效果。

具体地，本发明实施例提供的一种显示面板，如图1至图4所示，其中，图1为一种显示面板的结构示意图，图2为另一种显示面板的结构示意图，图3为又一种显示面板的结构示意图，图4为再一种显示面板的结构示意图。

说明一点，图1至图4只是示例性地示出了像素、栅线、数据线、移位寄存器、以及多路选择器之间的连接关系，并不表示实际的设置数量，像素、栅线、数据线、移位寄存器、以及多路选择器的实际设置数量需要根据实际情况而定。

参见图1至图4所示，显示面板可以包括显示区域A和非显示区域B，非显示区域B围绕显示区域A，还包括：

位于显示区域A内的多个像素(如P1至P18)，像素包括像素电路(未示出)，像素电路包括：用于控制初始化信号写入的第一写入端(如S1)、以及用于控制数据信号写入的第二写入端(如S2)；

多条栅线和多条数据线，栅线包括：与像素电路的第一写入端S1对应连接的第一栅线(如11)、以及与像素电路的第二写入端S2对应连接的第二栅线(如12)，每列像素电路与Q条数据线(如20)对应连接，Q为大于1的整数，且每列像素电路中任意相邻两个像素电路与不同的数据线20对应连接，且每列像素电路与不同的数据线20电连接；

位于非显示区域B内的多路选择器30，多路选择器30包括多个选择单元31，选择单元31的输出端与数据线20对应电连接；

与选择单元31电连接的控制线(如CK1至CK9)，控制线的设置数量与选择单元31的输出端的设置数量相同，控制线用于控制选择单元31的一个输出端向对应数据线20输出数据信号；

位于非显示区域B内的多个移位寄存器组(如41、42和43)，每个移位寄存器组包括级联的多个移位寄存器，每个移位寄存器与至多两条栅线电连接；

其中，同一移位寄存器电连接的两条栅线对应的像素之间具有N行像素，N为正整数。

在本发明实施例中，首先，通过设置多个移位寄存器组，使得各移位寄存器组中的移位寄存器可以分别输出栅极扫描信号，进而可以增加栅极扫描信号的充电时间，在实现高频显示的同时，可以消除因栅极扫描信号的充电时间较短而出现的竖纹，从而提高显示效果。

其次，若显示面板未设置有多路选择器时，数据线通过对应的数据线引线与IC连接，此时在图1中所示的引线区域B1内需要设置与数据线等数量的数据线引线，使得这些数据线引线不仅需要占用较多的区域，同时因引线区域B1的面积有限，各数据线引线之间的间距较小，很容易导致各数据线引线之间发生短路，从而在难以实现高屏占比和窄边框的设计的基础上，还可能会导致显示面板出现显示异常。

在本发明实施例中，通过设置多路选择器，可以减少数据线对应的数据线引线的数量，进而可以增加各数据线引线之间的间距，避免短路的问题出现，保证显示面板可以正常显示。同时，因数据线引线的数量减少，可以大大减少引线区域B1的面积，从而有利于实现高屏占比和窄边框的设计。

可选地，在本发明实施例中，栅线两端可以分别设置有移位寄存器，即双边驱动，未给出图示，以保证栅极扫描信号的有效传输，减少压降，提高显示的均一性。

当然，还可以设置为栅线的其中一端设置有移位寄存器，即单边驱动，如图1至图4所示，如此可以减少移位寄存器组的设置数量，减少移位寄存器占用的非显示区域的面积，从而有利于实现高屏占比和窄边框的设计。

在具体实施时，在本发明实施例中，选择单元的输出端的设置数量为第一数量，与任一所选择单元对应的各数据线电连接的像素列数为第二数量，第一数量为第二数量的Q倍；

其中，Q为2或3。

例如，参见图1和图3所示，在图1和图3中，选择单元31的输出端有4个，每个选择单元31对应2列像素，此时Q为2。

又例如，参见图2和图4所示，在图2中，选择单元31的输出端有6个，每个选择单元31对应2列像素，此时Q为3。同样地，在图4中，选择单元31的输出端有9个，每个选择单元31对应3列像素，此时Q依然为3。

如此，可以通过选择单元31分时地控制向对应的数据线20输入数据信号，也即在选择单元31的控制下，将数据总线(如DX1或DX2)中的数据信号分时地输出至对应的数据线20中，在减少非显示区域B内的数据线20的引线(未示出)数量的同时，还可以将数据信号正常有效地输入至各像素中，以保证各像素可以被正常有效地驱动，从而使得显示面板可以正常地显示图像。

需要说明的是，在本发明实施例中，Q的取值并不限于2或3，还可以是其他数值，但只要能够保证显示面板可以正常显示的同时，有利于延长栅极扫描信号的充电时间的目的，均属于本发明实施例所要保护的范围。

具体地，在本发明实施例中，不管Q的取值为多少，均可以对移位寄存器组进行如下设置：

设置方式1：

可选地，在本发明实施例中，显示面板包括第一移位寄存器组和第二移位寄存器组；

第一移位寄存器组通过栅线与奇数行像素对应设置，第二移位寄存器组通过栅线与偶数行像素对应设置；

N为1。

例如，参见图2所示，第一移位寄存器组41中的各移位寄存器用SA表示，

第二移位寄存器组42中的各移位寄存器用SB表示，其中，图2中示出了6行像素，第一移位寄存器组41中的各移位寄存器通过栅线与第一行、第三行和第五行像素对应设置，第二移位寄存器组42中的各移位寄存器通过栅线与第二行、第四行和第六行像素对应设置。

并且，参见图1和2所示，以标记为SA1的移位寄存器为例，与像素P1的第二写入端S2电连接的栅线(如12)、以及与像素P3的第一写入端S1电连接的栅线，均与移位寄存器SA1电连接，其中，像素P1与像素P3之间间隔有一行像素，即像素P2所在的像素行，也即N为1。

如此，可以增加栅极扫描信号的充电时间，进而实现高频显示的同时，以消除因栅极扫描信号的充电时间较短而出现的竖纹；并且，还可以避免移位寄存器的结构设置过于复杂，从而有利于显示面板的制作。

设置方式2：

可选地，在本发明实施例中，显示面板包括：第一移位寄存器组、第二移位寄存器组和第三移位寄存器组；

将连续相邻的三行像素划分为一第一像素组，第一移位寄存器组通过栅线与第一像素组中的第一行像素对应设置，第二移位寄存器组通过栅线与第一像素组中的第二行像素对应设置，第三移位寄存器组通过栅线与第一像素组中的第三行像素对应设置；

第一像素组中的第一行像素为：第一像素组中距离多路选择器最远的一行像素，第一像素组中的第三行像素为：第一像素组中距离多路选择器最近的一行像素；

N为2。

例如，参见图3和图4所示，第一移位寄存器组41中的各移位寄存器用SA表示，第二移位寄存器组42中的各移位寄存器用SB表示，第三移位寄存器组43中的各移位寄存器用SC表示，其中，图中均示出了6行像素，可以将前三行像素划分为一第一像素组，且第一像素组中，第一行像素为像素P1所在的像素行，第二行像素为像素P2所在的像素行，第三行像素为像素P3所在的像素行，那么：第一移位寄存器组41通过栅线与第一行像素对应设置，第二移位寄存器组42通过栅线与第二行像素对应设置，第三移位寄存器组43通过栅线与第三行像素对应设置，也即各移位寄存器组分别与第一像素组中的各行像素对应设置。

并且，参见图3和图4所示，以标记为SA1的移位寄存器为例，与像素P1的第二写入端S2电连接的栅线、以及与像素P4的第一写入端S1电连接的栅线，均与移位寄存器SA1电连接，其中，像素P1与像素P4之间间隔有两行像素，即像素P2所在的像素行和像素P3所在的像素行，也即N为2。

如此，可以大大增加栅极扫描信号的充电时间，进而实现高频显示的同时，以有效消除因栅极扫描信号的充电时间较短而出现的竖纹，从而有效提高高频产品的显示效果。

需要说明的是，在本发明实施例中，对于每个移位寄存器组中的各移位寄存器之间的连接关系可以如图1至图4所示，对于每个移位寄存器组而言：除了第一级和最后一级移位寄存器之外，每级移位寄存器的输出端向下一级移位寄存器的输入端提供的有效脉冲信号，每级移位寄存器的输出端向上一级移位寄存器的复位信号端提供复位信号，第一级移位寄存器向下一级移位寄存器的输入端提供的有效脉冲信号，最后一级移位寄存器的输出端向上一级移位寄存器的复位信号端提供复位信号。

当然，在实际情况中，每个移位寄存器组中的各移位寄存器之间的连接关系还可以是本领域技术人员所熟知的其他可以保证移位寄存器正常工作的连接关系，在此并不限定。

基于同一发明构思，本发明实施例提供了一种显示面板的驱动方法，如图5至图8所示的时序图，图5为图1所示的结构对应的一种时序图，图6为图2所示的结构对应的时序图，图7为图3所示的结构对应的时序图，图8为图4所示的结构对应的一种时序图。

其中，显示面板如本发明实施例提供的上述显示面板所述，参见图5至图8所示，该驱动方法包括：

多个移位寄存器组中的各移位寄存器轮流地向对应连接的各栅线输入栅极扫描信号，以使各行像素电路的第一写入端通过对应的第一栅线依次输入栅极扫描信号，各行像素电路的第二写入端通过对应的第二栅线依次输入栅极扫描信号；

各控制线依次向选择单元输入周期性的控制信号，以控制选择单元的各输出端分时向对应的数据线输出数据信号；

其中，第一栅线先于第二栅线输入栅极扫描信号；同一选择单元对应的各数据线电连接的像素为第一像素，向第i行第一像素对应的第一栅线输入栅极扫描信号的时间为第一时间，向第i行第一像素对应的第二栅线输入栅极扫描信号的时间为第二时间，第二时间的起始时刻晚于第一时间的结束时刻；

第i行第一像素对应的第二栅线与第i+N+1行第一像素对应的第一栅线电连接；

选择单元对应P列第一像素，每个第一像素行与P条数据线电连接，与P条数据线对应电连接的控制线有P条，每个第一像素行对应的P条控制线中最先输入的控制信号为特定控制信号；

第i+N+1行第一像素对应的特定控制信号的时间为第三时间，第二时间的结束时刻早于第三时间的起始时刻，i为正整数，P为大于1的整数。

例如，以图5所示的时序图为例，且以i为1且P为2时为例，对应地，第i行第一像素即为第一行第一像素，第i+N+1行第一像素即为第三行第一像素，其中，图5为图1所示的结构对应的一种时序图，在图1中，第一行第一像素为像素P1所在的像素行，像素P1的第二写入端S2电连接的栅线即为第一行第一像素的第二栅线，第三行第一像素为像素P3所在的像素，像素P3的第一写入端S1电连接的栅线即为第三行第一像素的第一栅线，且第一行第一像素对应的第二栅线与第三行第一像素对应的第一栅线均与移位寄存器SA1电连接。并且，在图1中，像素P1的第一写入端S1电连接的栅线即为第一行第一像素的第一栅线，该第一栅线与移位寄存器SA0电连接。

参见图5所示，第一行第一像素对应的第一栅线输入栅极扫描信号的时间为图5中SA0输出栅极扫描信号的时间，即第一时间(用t1表示)，第一行第一像素对应的第二栅线输入栅极扫描信号的时间为图5中SA1输出栅极扫描信号的时间，即第二时间(用t2表示)，很明显，第二时间t2的起始时刻晚于第一时间t1的结束时刻。

并且，在图1中，每个选择单元对应2列第一像素，且每个第一像素行与2条数据线电连接，与2条数据线对应电连接的控制线有2条。结合图1和图5所示，第三行第一像素对应的特定控制信号为图5中控制线CK1输入的周期性信号中标记为P3的信号，且输入该信号的时间为第三时间t3，其中第二时间t2的结束时刻早于第三时间t3的起始时刻，这是由于：

一方面，第二时间t2为第一行第一像素(即像素P1所在的像素行)对应的第二栅线输入栅极扫描信号的时间，在该时间内移位寄存器SA1向第一行第一像素的第二写入端S2写入数据信号。

另一方面，第二时间t2也为第三行第一像素(即像素P3所在的像素行)对应的第一栅线输入栅极扫描信号的时间，在该时间内移位寄存器SA1向第三行第一像素的第一写入端S1写入初始化信号，以完成对像素电路中的某些节点和结构完成初始化。

说明一点，为了保证像素电路的正常工作，通常情况下，在初始化完成之后再写入数据信号。

如果第三时间t3与第二时间t2交叠，那么第三行第一像素(即像素P3所在的像素行)在初始化还未完成时，控制线Ck1就通过选择单元向像素P3对应的数据线输入数据信号，即在像素P3中像素电路的初始化阶段就输入数据信号，如此可能会导致像素电路的工作出现紊乱，进而导致像素电路无法正工作，从而影响显示面板的显示。

因此，在本发明实施例中，因第二时间的结束时刻早于第三时间的起始时刻，可以避免第二时间和第三时间出现交叠，进而避免因第二时间和第三时间相交叠引起在第i+N+1行第一像素的初始化阶段输入数据信号，也即使得在第i+N+1行第一像素在初始化结束之后输入数据信号，以保证显示面板可以正常有效地驱动，从而保证显示装置可以正常有效地显示。

可选地，为了保证各像素的正常工作，在本发明实施例中，如图5至图8所示，第i行第一像素对应的特定控制信号的时间为第四时间(如t4)，第四时间t4的起始时刻晚于第一时间t1的结束时刻。

并且，第二时间t2的起始时刻晚于第四时间t4的结束时刻，这是由于：

以图5所示的时序图为例，如果第二时间t2的起始时刻早于第四时间t4的结束时刻，使得第二时间t2与第四时间t4存在交叠，因控制线CK1与控制CK2相比先输出入控制信号，所以在整个第二时间t2内，控制线CK1对应的数据线先输入数据线，即控制线CK1对应的数据线先进行充电且直至第二时间t2结束则充电结束，而控制CK2对应的数据线后输入数据线，即控制线CK2对应的数据线后进行充电且直至第二时间t2结束则充电结束，使得在第二时间t2内，控制线CK1对应的数据线的充电时间要大于控制线CK2对应的数据线的充电时间，如此，可能会造成显示不均的问题出现。

如果第二时间t2的起始时刻晚于第四时间t4的结束时刻，就不会出现上述情况，使得控制线CK1对应的数据线的充电时间、以及控制线CK2对应的数据线的充电时间接近，从而可以避免因充电时间不同而导致的显示不均的问题出现，从而有利于提高显示效果。

因此，可选地，在本发明实施例中，如图5至图8所示，每行第一像素对应的P条控制线中最后输入的控制信号为参考控制信号；

第i行第一像素对应的参考控制信号的时间为第五时间(如t5)，第二时间t2的起始时刻位于第五时间t5内。

如此，可以使得控制线CK1对应的数据线的充电时间、以及控制线CK2对应的数据线的充电时间较接近，从而可以避免因充电时间不同而导致的显示不均的问题出现，从而有利于提高显示效果。

具体地，在本发明实施例中，如图5至图8所示，第i+N行第一像素对应的参考控制信号的时间为第六时间(如t6)，第二时间t2的结束时刻位于第六时间t6内。

当然，在实际情况中，第二时间t2的结束时刻还可以位于第六时间t6之外，但需要保证第二时间t2的结束时刻位于第三时间t3之前，以保证像素电路可以有效地工作，也就是说，第二时间t2的结束时刻的可以根据实际需要进行设置，只要能够延长栅极扫描信号的充电时间，提高显示效果，均属于本发明实施例所要保护的范围。

在具体实施时，在本发明实施例中，在一帧画面中，至少部分第一像素行中与对应特定控制信号对应的第一像素位于同一列。

其中，以图5所示的时序图为例，且以第一行第一像素(包括像素P1和像素P5)为例，因第二时间t2的起始时间位于第五时间t5内，使得第二时间t2与第五时间t5交叠，所以使得第二时间t2的开始并不需要等到第一行第一像素对应的各控制线结束输入控制信号，即在第一行第一像素对应的各控制线结束输入控制信号之前，第一行第一像素对应的第二栅线就已经开始输入栅极扫描信号了，也即第一行第一像素对应的第二栅线就已经开始充电了，且该充电时间可以一直持续到第三行第一像素对应的特定控制信号的输入时间(即第三时间t3)之前。

因此，第一行第一像素对应的数据线的充电时间可以与第二行第一像素对应的数据线的充电时间交叠，即利用一组数据线为第一行中的各第一像素写入数据信号，利用另外一组数据线为第二行的各第一像素写入数据信号，在保证各像素可以被正常有效的驱动的基础上，有利于增加栅极扫描信号的充电时长，从而提高显示面板的显示效果。

具体地，在本发明实施例中，对于特定控制信号的设置，可以采用如下几种方式：

方式1：

可选地，在一帧画面中，可以全部第一像素行中与对应特定控制信号对应的第一像素位于同一列。

例如，以结合图1和图5所示为例，图1中示出了4行第一像素，对于标记为31的选择单元对应的2列第一像素，第一行第一像素包括像素P1和像素P5，且该行第一像素对应的特定控制信号对应的第一像素为像素P1，第二行第一像素包括像素P2和像素P6，且该行第一像素对应的特定控制信号对应的第一像素为像素P2，第三行第一像素包括像素P3和像素P7，且该行第一像素对应的特定控制信号对应的第一像素为像素P3，第四行第一像素包括像素P4和像素P8，且该行第一像素对应的特定控制信号对应的第一像素为像素P4，其中，像素P1、像素P2、像素P3和像素P4均位于同一列。

又例如，以结合图2和图6所示、结合图3和图7所示、以及结合图4和图8所示为例，图2至图4中均示出了6行第一像素，对于标记为31的选择单元对应的各列第一像素，各行第一像素对应的特定控制信号对应的第一像素分别为像素P1、像素P2、像素P3、像素P4、像素P5和像素P6，且像素P1、像素P2、像素P3、像素P4、像素P5和像素P6均位于同一列。

如此，可以大大简化每一帧画面的驱动的复杂度，减少驱动IC的运算量，降低对驱动IC的处理能力的要求，降低驱动IC的制作成本，进而降低显示面板的制作成本；同时，还可以避免因每行第一像素对应特定控制信号对应的第一像素位于不同列时驱动过程较复杂而引起驱动错误的几率增加，进而提高显示面板的驱动准确率，提高显示效果。

需要说明的是，以结合图1和图5所示为例，且以包括像素P1和像素P5的第一行第一像素为例，在第二时间的起始时刻位于第五时间内时，不管第二时间的结束时刻是否位于第六时间内，对于与同一选择单元对应的像素P1和像素P5而言，均可以得到以下内容：

像素P1对应的控制信号的时间(即第四时间t4)与像素P1对应的第二栅线输入栅极扫描信号的时间(即第二时间t2)无交叠，此时像素P1的充电方式可以称之为线充；

像素P5对应的控制信号的时间(即第五时间t5)与像素P5对应的第二栅线输入栅极扫描信号的时间(即第二时间t2)交叠，此时像素P5的充电方式可以称之为线充与直充的组合。

在实际情况中，以选择单元对应2列第一像素为例，如果其中一列第一像素均为线充，另一列第一像素均为线充与直充的组合时，可能会出现竖纹现象。

因此，为了解决竖纹问题，在本发明实施例中，在一帧画面中，各第一像素行中与对应特定控制信号对应的第一像素位于同一列时，还可以进行以下设置：

在一帧画面中，不同第一像素行中各第一像素对应的控制线输入控制信号的顺序相同；

在连续两帧画面中，同一第一像素行对应特定控制信号对应的第一像素位于不同列。

例如，以图9所示的连续两帧画面的驱动时序图为例，且图9是以图5所示的时序图为基础的，图9中的(a)图表示第n帧画面时的时序图，(b)图表示第n+1帧画面时的时序图。

在图(a)中，像素P1和像素P5位于同一行，且这两个像素对应的控制线为控制线CK1和控制线CK2，且控制线CK1先输入的控制信号，控制线CK2后输入的控制信号，即像素P1对应的控制线先输入控制线，像素P5对应的控制线后输入控制线。同理，像素P2和像素P6位于同一行，且像素P2对应的控制线先输入的控制信号，像素P6对应的控制线后输入控制线；像素P3和像素P7位于同一行，且像素P3对应的控制线先输入的控制信号，控制线CK2后输入的控制信号，像素P7对应的控制线后输入控制线；像素P4和像素P8位于同一行，且像素P4对应的控制线先输入的控制信号，像素P8对应的控制线后输入控制线。

相应地，在图(b)中各行第一像素对应的控制线输入控制信号的顺序也是相同的，在此不再详述。

并且，以第一行第一像素为例，包括像素P1和像素P5，在第n帧画面中，该行第一像素对应的特定控制信号对应的第一像素为像素P1，在第n+1帧画面中，该行第一像素对应的特定控制信号对应的第一像素为像素P5，像素P1和像素P5位于同一行且位于不同列。

也就是说，在第n帧画面时，像素P1、像素P2、像素P3和像素P4均为线充，像素P5、像素P6、像素P7和像素P8均为线充与直充的组合；在第n+1帧画面时，像素P5、像素P6、像素P7和像素P8均为线充，像素P1、像素P2、像素P3和像素P4均为线充与直充的组合。

如此，通过对连续两帧画面中各控制信号的输入时序的调整，在一帧画面中，各第一像素行中与对应特定控制信号对应的第一像素位于同一列基础上，可以避免连续两帧画面中同一第一像素行对应特定控制信号对应的第一像素位于同一列，进而避免连续两帧画面中同一列第一像素的充电方式相同，从而有利于消除因充电方式引起的竖纹，提高显示效果。

方式2：

可选地，一帧画面中，部分第一像素行中与对应特定控制信号对应的第一像素位于同一列。

例如，如图10所示的与图1所示的结构对应的另一种时序图，第一行第一像素包括像素P1和像素P5，该行第一像素对应特定控制信号对应的第一像素为像素P1，第二行第一像素包括像素P2和像素P6，该行第一像素对应特定控制信号对应的第一像素为像素P6，第三行第一像素包括像素P3和像素P7，该行第一像素对应特定控制信号对应的第一像素为像素P3，第四行第一像素包括像素P4和像素P8，该行第一像素对应特定控制信号对应的第一像素为像素P8，其中，像素P1与像素P3位于选择单元31对应的2列第一像素中左侧的一列，像素P6和像素P8位于选择单元31对应的2列第一像素中右侧的一列。

也就是说，选择单元31对应的2列第一像素中的左侧一列中，像素P1和像素P3为线充，像素P2和像素P4为线充与直充的组合，选择单元31对应的2列第一像素中的右侧一列中，像素P6和像素P8为线充，像素P5和像素P7为线充与直充的组合，也即选择单元31对应的每列第一像素中均包括线充的第一像素、以及线充与直充组合的第一像素。

如此，通过一帧画面中，将部分第一像素行中与对应特定控制信号对应的第一像素位于同一列，可以使得线充、线充与直充组合两种充电方式打乱，在空间上均衡各像素的亮度，进而可以避免因充电方式引起竖纹的问题出现，提高显示效果。

又例如，如图11所示的与图1所示的结构对应的再一种时序图，第一行第一像素对应特定控制信号对应的第一像素为像素P1，第二行第一像素对应特定控制信号对应的第一像素为像素P2，第三行第一像素对应特定控制信号对应的第一像素为像素P7，第四行第一像素对应特定控制信号对应的第一像素为像素P8，其中，像素P1与像素P2位于选择单元31对应的2列第一像素中左侧的一列，像素P7和像素P8位于选择单元31对应的2列第一像素中右侧的一列。

也就是说，选择单元31对应的2列第一像素中的左侧一列中，像素P1和像素P2为线充，像素P3和像素P4为线充与直充的组合，选择单元31对应的2列第一像素中的右侧一列中，像素P7和像素P8为线充，像素P5和像素P6为线充与直充的组合，也即选择单元31对应的每列第一像素中均包括线充的第一像素、以及线充与直充组合的第一像素。

如此，通过一帧画面中，将部分第一像素行中与对应特定控制信号对应的第一像素位于同一列，可以使得线充、线充与直充组合两种充电方式打乱，在空间上均衡各像素的亮度，进而可以避免因充电方式引起竖纹的问题出现，提高显示效果。

基于此，在本发明实施例中，在连续两帧画面中，同一第一像素行对应特定控制信号对应的第一像素位于同一列。

也就是说，在此种方式下，每帧画面的控制信号的时序可以都是相同的，即每帧画面的驱动时序都是相同，如此可以简化驱动过程的复杂度，减少驱动IC的运算量，从而降低显示面板的功耗。

可选地，在本发明实施例中，相邻的K行第一像素为一第二像素组，K为正整数；

在一帧画面中，第二像素组内各第一像素行对应特定控制信号对应的第一像素位于同一列，且相邻的P个第二像素组对应特定控制信号对应的第一像素分别位于不同列。

如此，可以使得在一帧画面中，部分第一像素行中与对应特定控制信号对应的第一像素位于同一列，进而可以使得线充、线充与直充组合两种充电方式打乱，在空间上均衡各像素的亮度，从而可以避免因充电方式引起的竖纹的问题出现，提高显示效果。

可选地，在本发明实施例中，P为2，K为1或2；或，P为3，K为1或2或3。

例如，以图4所示的结构为例，因P表示一个选择单元对应的第一像素的列数，且P为3，所以在划分第二像素组时，可以将相邻的3行第一像素作为一个第二像素组，即K为3。

当然，对于图4所示的结构，还可以将相邻的2行或1行划分为一个第二像素组，相应地，K为2或1。

也就是说，对于P和K的取值可以根据实际需要进行设置，以满足各种应用场景的需要，提高设计的灵活性；并且只要能够使得线充、线充与直充组合两种充电方式打乱，在空间上均衡各像素的亮度，进而可以避免竖纹的问题出现即可，在此并不做具体限定。

具体地，为了实现在一帧画面中，第二像素组内各第一像素行对应特定控制信号对应的第一像素位于同一列，且相邻的P个第二像素组对应特定控制信号对应的第一像素分别位于不同列，在本发明实施例中，可以有几种情况：

情况1：

可选地，在本发明实施例中，P为2，K为1，每列第一像素对应两条数据线；

奇数第一像素行对应特定控制信号对应的第一像素位于第一列，偶数第一像素行对应特定控制信号对应的第一像素位于第二列。

例如，结合图1和图10所示，K为1，P为2，第二像素组包括一行第一像素，也就是说，第一行和第三行第一像素对应特定控制信号对应的第一像素位于第一列，第二行和第四行的第一像素对应特定控制信号对应的第一像素位于第二列。

如此，可以充分打乱线充、线充与直充组合两种充电方式，在空间上有效均衡各像素的亮度，从而可以有效避免竖纹的问题出现，有效提高显示效果。

对应地，在本发明实施例中，在移位寄存器组具有两个时，栅极扫描信号的输入时序，如图10所示，可以为：

第二时间(如t2)的起始时刻位于该第i行第一像素(如图10中像素P3和像素P7所在的像素行)对应的参考控制信号的时间(如t5)内，第二时间t2的结束时刻位于第i+1行第一像素(如图10中像素P4和像素P8所在的像素行)对应的参考控制信号的时间(如t6)内；

第一时间(如t1)的起始时刻位于第i-2行第一像素(如图10中像素P1和像素P5所在的像素行)对应的参考控制信号的时间(如t7)内，第一时间t1的结束时刻位于该第i-1行第一像素(如图10中像素2和像素P6所在的像素行)对应的参考控制信号的时间(如t8)内。

如此，可以保证各像素中的像素电路正常有效地工作，进而保证各像素可以被正常有效驱动，在增加栅极扫描信号的充电时长的基础上，保证显示面板可以正常显示图像。

情况2：

可选地，在本发明实施例中，P为3，K为3，每列第一像素对应三条数据线；

对于相邻的三个第二像素组，第一个第二像素组中各第一像素行对应特定控制信号对应的第一像素均位于第一列，第二个第二像素组中各第一像素行对应特定控制信号对应的第一像素均位于第二列，第三个第二像素组中各第一像素行对应特定控制信号对应的第一像素均位于第三列。

例如，结合图4和图12所示，图12为与图4所示结构对应的另一种时序图，K为1，P为2，第二像素组包括一行第一像素，以像素P1、像素P2和像素P3所在的三行第一像素分别为相邻的三个第二像素组为例，第一个第二像素组对应特定控制信号对应的第一像素位于第一列(即像素P1所在的列)，第二个第二像素组对应特定控制信号对应的第一像素位于第二列(即像素P8所在的列)，第三个第二像素组对应特定控制信号对应的第一像素位于第三列(即像素P15所在的列)。

如此，可以充分打乱线充、线充与直充组合两种充电方式，在空间上有效均衡各像素的亮度，从而可以有效避免竖纹的问题出现，有效提高显示效果。

对应地，在本发明实施例中，在移位寄存器组具有三个时，栅极扫描信号的输入时序，如图12所示，可以为：

第二时间(如t2)的起始时刻位于该第i行第一像素(如图12中像素P4、像素P10和像素P16所在的像素行)对应的参考控制信号的时间(如t5)内，第二时间t2的结束时刻位于第i+2行第一像素(如图12中像素P6、像素P12和像素P18所在的像素行)对应的参考控制信号的时间(如t6)内；

第一时间(如t1)的起始时刻位于第i-3行第一像素(如图12中像素P1、像素P7和像素P13所在的像素行)对应的参考控制信号的时间(如t7)内，第一时间t1的结束时刻位于该第i-1行第一像素(如图12中像素P3、像素P9和像素P15所在的像素行)对应的参考控制信号的时间(如t8)内。

如此，可以保证各像素中的像素电路正常有效地工作，进而保证各像素可以被正常有效驱动，在增加栅极扫描信号的充电时长的基础上，保证显示面板可以正常显示图像。

需要说明的是，在本发明实施例中，每个移位寄存器组中的第一级移位寄存器均会与起始信号线电连接，如图1所示，以使起始信号线将起始信号提供至第一级移位寄存器的输入端，进而保证各级移位寄存器可以正常有效地工作。同时，起始信号线的设置方式和设置时序，可以是本领域技术人员所熟知的任何可实现各移位寄存器组正常工作的设置方式和设置时序，在此并不限定。

基于同一发明构思，本发明实施例提供了一种显示装置，如图13所示的显示装置的结构示意图，包括：如本发明实施例提供的上述显示面板。

可选地，该显示面板可以为电致发光显示面板，其中，像素不仅包括像素电路，还包括与像素电连接的发光单元，发光单元中包括阳极、发光层和阴极，其中阳极与像素电路电连接，通过阴极和阳极可以分别向发光层输入负电荷和正电荷，负电荷和正电荷在发光层中复合产生能量，该能量可以激发发光层中的发光材料发光，从而实现显示功能。

在具体实施时，该显示装置可以为：手机(如图13所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。