阅读说明：本技术 解码方法、设备及可读存储介质 (Decoding method, apparatus and readable storage medium ) 是由 赵斌 张裕桦 周明忠 曹丹 王拂依 于 2018-06-20 设计创作，主要内容包括：本发明公开了一种解码方法,该方法包括：对第一比特流中的特定位和标识位进行异或逻辑运算以判断原始比特流是否经过了质量调整；若运算结果表示所述原始比特流经过了质量调整,则判断第一比特流是否满足数据转换标准；根据判断结果,对第一比特流进行第一/第二转换后作为第三比特流输出,若运算结果表示原始比特流未经过质量调整,则直接输出第一比特流；将输出的第一比特流或第三比特流中除标识位之外的其他位赋值给第二比特流；其中第一转换与第二转换不同。本发明还公开了一种解码装置和可读存储介质。通过上述方式,本发明能够降低误码率并省去了存储码表的存储器。(The invention discloses a decoding method, which comprises the following steps: carrying out XOR logic operation on the specific bit and the identification bit in the first bit stream to judge whether the original bit stream is subjected to quality adjustment; if the operation result shows that the original bit stream is subjected to quality adjustment, judging whether the first bit stream meets the data conversion standard; according to the judgment result, the first bit stream is subjected to first/second conversion and then is output as a third bit stream, and if the operation result indicates that the original bit stream is not subjected to quality adjustment, the first bit stream is directly output; assigning other bits except the identification bit in the output first bit stream or third bit stream to a second bit stream; wherein the first transition is different from the second transition. The invention also discloses a decoding device and a readable storage medium. By the mode, the invention can reduce the error rate and save a memory for storing the code table.)

解码方法、设备及可读存储介质

技术领域

本发明涉及数据传输领域，特别是涉及一种解码方法、设备及可读存储介质。

背景技术

在串行数据传输中，传输的数据可以被编码成包含有时钟频率分量的码流，使得接收端可以从码流中提取时钟同步信息，时钟同步信息可以保证接收端按照正确的时序从接收到的信号中再生出原始数据，即成功解码。

4B5B是常用的编码，将输入的4位数据转换为5位后输出。一般使用查找设计好的码表来完成编码和解码工作，因此发送端和接收端都需要额外的存储器来存储码表。4B5B编码还可能降低编码质量，即逻辑值相同的连续位数量过多，例如在使用4B5B编码传输8位数据时。低质量的编码不利于接收端提取时钟同步信息，并且带来较大的直流分量，提高误码率。

发明内容

本发明主要解决的技术问题是提供一种解码方法、设备及可读存储介质，能够解决现有技术中的编码可能降低编码质量的问题。

为了解决上述技术问题，本发明提供了一种解码方法，该方法包括：对第一比特流中的特定位和标识位进行异或逻辑运算以判断原始比特流是否经过了质量调整；若运算结果表示所述原始比特流经过了质量调整，则将第一比特流转换成第三比特流，若运算结果表示原始比特流未经过质量调整，则直接输出第一比特流；将输出的第一比特流或第三比特流中除标识位之外的其他位赋值给第二比特流；其中将第一比特流转换成第三比特流包括：判断第一比特流是否满足数据转换标准；若满足数据转换标准，则对第一比特流进行第一转换后作为第三比特流输出，若不满足数据转换标准，则对第一比特流进行第二转换后作为第三比特流输出，第一转换与第二转换不同。

为了解决上述技术问题，本发明提供了一种解码装置，该装置包括处理器，处理器用于执行指令以实现前述的方法。

为了解决上述技术问题，本发明提供了一种可读存储介质，存储有指令，指令被执行时实现前述的方法。

本发明的有益效果是：对第一比特流中的特定位和标识位进行异或逻辑运算以判断原始比特流是否经过了质量调整；若运算结果表示所述原始比特流经过了质量调整，则将第一比特流转换成第三比特流，若运算结果表示原始比特流未经过质量调整，则直接输出第一比特流；将输出的第一比特流或第三比特流中除标识位之外的其他位赋值给第二比特流；其中将第一比特流转换成第三比特流包括：判断第一比特流是否满足数据转换标准；若满足数据转换标准，则对第一比特流进行第一转换后作为第三比特流输出，若不满足数据转换标准，则对第一比特流进行第二转换后作为第三比特流输出，第一转换与第二转换不同。第一比特流是接收到的编码之后的比特流，在解码过程中需要判断原始比特流是否经过了质量调整，说明在编码过程中对编码质量不符合要求的原始比特流进行了质量调整以保障第一比特流的质量，从而降低误码率；同时不需要码表来完成解码，省去了存储码表的存储器。

附图说明

图1是本发明解码方法一实施例的流程示意图；

图2是本发明解码方法一具体实施例的流程示意图；

图3是本发明解码设备一实施例的结构示意图；

图4是本发明可读存储介质一实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本发明进行详细说明。以下各实施例中不冲突的可以相互结合。

如图1所示，本发明解码方法一实施例包括：

S1：对第一比特流中的特定位和标识位进行异或逻辑运算以判断原始比特流是否经过了质量调整。

第一比特流可以为未经解码的数据，其位数可以根据实际传输需求而定，例如9位、17位等。第一比特流的位数大于原始比特流的位数。在编码过程中，需要判断原始比特流的质量是否满足质量标准，如果不满足则需要对原始比特流进行质量调整。该质量标准可以与原始比特流中逻辑值相同的连续位有关。一般来说，满足质量标准的原始比特流中的逻辑值相同的连续位数不超过一阈值，该阈值的大小可以与原始比特流的位数相关，例如原始比特流的位数的一半加上一个正整数。

第一比特流包括标识位和特定位，用于区分原始比特流是否经过了质量调整。标识位和特定位的位数以及在第一比特流中的位置并无限制。例如，第一比特流为9位比特流，特定位可以为第1位，标识位可以为第0位。可以对第一比特流中的特定位和标识位进行异或逻辑运算得到运算结果，然后根据运算结果来判断原始比特流是否经过了质量调整。在其他实施例中，也可以采用其他方式来判断标识位和特定位的逻辑值是否相等。

具体的，若运算结果不等于1(即等于0)，意味着特定位和标识位相同，则判定原始比特流经过了质量调整，若运算结果等于1，意味着特定位和标识位不同，则判定原始比特流未经过质量调整。

当然也可以反过来，即若运算结果等于1，则判定原始比特流经过了质量调整，若运算结果不等于1，则判定原始比特流未经过质量调整。

实际应用中，选择哪种运算结果和是否经过质量调整的判断结果之间的对应关系可以由发送端在编码过程中选择的标识位的赋值方式决定。

若运算结果表示原始比特流经过了质量调整，则跳转到S2；若运算结果表示原始比特流未经过质量调整，则跳转到S5。

S2：判断第一比特流是否满足数据转换标准。

若第一比特流满足数据转换标准，则跳转到S3；若第一比特流不满足数据转换标准，则跳转到S4。

S3：对第一比特流进行第一转换后作为第三比特流输出。

然后跳转到S6。

S4：对第一比特流进行第二转换后作为第三比特流输出。

然后跳转到S6。

S2-S4描述了将第一比特流转换成第三比特流的过程。一般而言，转换过程与发送端编码过程中的质量调整过程相对应，从而将质量调整后的第一比特流中的部分位恢复为原始比特流。

第一转换与第二转换不同。例如，第一转换可以包括对第一比特流中的第一位集进行取反，第二转换可以包括对第一比特流中的第二位集进行取反，第一位集与第二位集不同。第一位集和第二位集不同是指二者包括的位中至少有一位不同。

举例说明具体的转换过程。第一比特流为9位比特流，判断第一比特流是否满足数据转换标准。

具体的，若第一比特流的第7位的取反结果、第5位和第6位的逻辑值不同，则判定第一比特流满足数据转换标准。

可选的，可以将上述判断方式转换为对以下逻辑表达式计算结果的判断：

AND(OR(bn[5],bn[6],～bn[7]),OR(～bn[5],～bn[6],bn[7])) (1)

其中，AND为与操作，OR为或操作，～为取反操作，bn[i]为第一比特流的第i位。

第一比特流的第7位的取反结果、第5位和第6位的逻辑值不同，即bn[5]、bn[6]和～bn[7]的逻辑值不同，意味着bn[5]、bn[6]和～bn[7]中至少有一个为0，另一个为1，OR(bn[5],bn[6],～bn[7])为1；由于～bn[5]是bn[5]的取反结果,～bn[6]是bn[6]的取反结果，bn[7]是～bn[7]的取反结果，可以推导出～bn[5]、～bn[6]和bn[7]中至少有一个为0，另一个为1，OR(～bn[5],～bn[6],bn[7])为1，逻辑表达式(1)的计算结果为1。

实际应用中，也可以采用其他等效的逻辑式来进行判断，在此不做限制。

若第一比特流满足数据转换标准，则对第一比特流中的第一位集进行取反之后作为第三比特流输出，第一位集包括第1、4、6和7位。若第一比特流不满足数据转换标准，则对第一比特流中的第二位集进行取反之后作为第三比特流输出，第二位集包括第5、6和8位。第三比特流仍为9位比特流，标识位仍为第0位。

S5：直接输出第一比特流。

跳转到S6。

S6：将输出的第一比特流或第三比特流中除标识位之外的其他位赋值给第二比特流。

若原始比特流未经质量调整，直接输出的第一比特流为原始比特流和标识位的组合；若原始比特流经过了质量调整，对第一比特流进行了转换之后输出的第三比特流为原始比特流和标识位的组合。将输出的第一比特流或第三比特流中除标识位之外的其他位赋值给第二比特流，第二比特流即为原始比特流，从而完成解码。

通过本实施例的实施，对第一比特流中的特定位和标识位进行异或逻辑运算以判断原始比特流是否经过了质量调整；若运算结果表示原始比特流经过了质量调整，则将第一比特流转换成第三比特流，若运算结果表示原始比特流未经过质量调整，则直接输出第一比特流；将输出的第一比特流或第三比特流中除标识位之外的其他位赋值给第二比特流；其中将第一比特流转换成第三比特流包括：判断第一比特流是否满足数据转换标准；若满足数据转换标准，则对第一比特流进行第一转换后作为第三比特流输出，若不满足数据转换标准，则对第一比特流进行第二转换后作为第三比特流输出，第一转换与第二转换不同。第一比特流是接收到的编码之后的比特流，在解码过程中需要判断原始比特流是否经过了质量调整，说明在编码过程中对编码质量不符合要求的原始比特流进行了质量调整以保障第一比特流的质量，从而降低误码率；同时不需要码表来完成解码，省去了存储码表的存储器。

下面结合附图举例说明完整的解码过程。

如图2所示，在本发明一具体实施例中，解码方法包括：

S11：获取第一比特流bn[0～8]。

S12：判断第一比特流中的第0位(标识位)和第1位(特定位)的逻辑值是否相等。

图中的＝＝表示等于，＝表示赋值。具体的，可以对标识位和特定位进行异或逻辑运算，若运算结果为0，表示标识位和特定位的逻辑值相等，若运算结果为1，表示标识位和特定位的逻辑值不等。

若标识位和特定位的逻辑值相等，则跳转到S13；若标识位和特定位的逻辑值不等，则跳转到S16。

S13：判断逻辑表达式(1)的计算结果是否为1。

若逻辑表达式(1)的计算结果为1，则跳转到S14；若逻辑表达式(1)的计算结果为0，则跳转到S15。

S14：对bn[1]、bn[4]、bn[6]和bn[7]取反。

其余位不变，取反之后作为第三比特流输出，跳转到S16。

S15：对bn[5]、bn[6]和bn[8]进行取反。

其余位不变，取反之后作为第三比特流输出，跳转到S16。

S16：将bn[1-8]赋值给第二比特流bm[0～7]。

bn[0](标识位)被忽略。得到的第二比特流bm[0～7]即为原始比特流，完成解码。

如图3所示，本发明解码设备一实施例包括：处理器110。除此之外，解码设备还可以包括存储器(图中未画出)。

处理器110控制解码设备的操作，处理器110还可以称为CPU(Central ProcessingUnit，中央处理单元)。处理器110可能是一种集成电路芯片，具有信号序列的处理能力。处理器110还可以是通用处理器、数字信号序列处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

处理器110用于执行指令以实现本发明解码方法任一实施例及可能的组合所提供的方法。

如图4所示，本发明可读存储介质一实施例包括存储器210，存储器210存储有指令，该指令被执行时实现本发明解码方法任一实施例及可能的组合所提供的方法。

存储器210可以包括只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、闪存(Flash Memory)、硬盘、光盘等。

在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。