阅读说明：本技术 碳化硅半导体器件 (Silicon carbide semiconductor device ) 是由 A.许尔纳 D.彼得斯 于 2019-06-21 设计创作，主要内容包括：SiC半导体器件(500)包括：第一负载电极(310)、常开结型场效应晶体管(810)和绝缘栅场效应晶体管(820)。结型场效应晶体管(810)包括电连接到第一负载电极(310)的沟道区。绝缘栅场效应晶体管(820)和结型场效应晶体管(810)串联地电连接。绝缘栅场效应晶体管(820)包括源极区(110)和本体区(120)。源极区(110)电连接到结型场效应晶体管(810)的沟道区(811)。本体区(120)电连接到第一负载电极(310)。(The SiC semiconductor device (500) includes: a first load electrode (310), a normally-on junction field effect transistor (810), and an insulated gate field effect transistor (820). The junction field effect transistor (810) includes a channel region electrically connected to the first load electrode (310). The insulated gate field effect transistor (820) and the junction field effect transistor (810) are electrically connected in series. An insulated gate field effect transistor (820) includes a source region (110) and a body region (120). The source region (110) is electrically connected to a channel region (811) of the junction field effect transistor (810). The body region (120) is electrically connected to a first load electrode (310).)

碳化硅半导体器件

技术领域

本公开涉及具有高电压阻断能力的碳化硅半导体器件。

背景技术

碳化硅（SiC）的宽带隙以及低本征载流子浓度和高临界电场适用于制造具有大阻断电压和小导通电阻的功率半导体器件。

功率半导体器件通常被用于控制从输入级到输出级的电能转移，例如在DC/AC转换器、AC/AC转换器或AC/DC转换器中。在典型的转换器拓扑结构中，负载侧的短路条件在功率半导体器件的短路条件下变换。短路检测电路可以检测短路状况，并且可以关断功率半导体器件和/或可以激活断路器。对于在短路状态的开始与结束之间的时间段，高的短路电流流过功率半导体器件。

需要改善碳化硅器件的短路耐用性（ruggedness）。

发明内容

本公开的实施例涉及碳化硅半导体器件，其包括第一负载电极、常开结型场效应晶体管和绝缘栅场效应晶体管。常通结型场效应晶体管包括：电连接到第一负载电极的沟道区。绝缘栅场效应晶体管和结型场效应晶体管串联地电连接。绝缘栅场效应晶体管包括源极区（source region）和本体区（body region）。源极区电连接到常通结型场效应晶体管的沟道区。本体区电连接到第一负载电极。

本公开的另一实施例涉及半导体器件，其包括栅极结构、源极区和辅助控制结构。栅极结构从碳化硅本体的第一表面延伸到碳化硅本体中。源极区从第一表面延伸到碳化硅本体中。辅助控制结构从第一表面延伸到源极区中。辅助控制结构的垂直延伸小于源极区的垂直延伸。

本公开的另外的实施例涉及半导体器件，其包括第一负载电极、栅极结构和源极区。栅极结构从碳化硅本体的第一表面延伸到碳化硅本体中。源极区从第一表面延伸到碳化硅本体中，并且包括接触部分和沟道部分。接触部分与第一负载电极接触。沟道部分与栅极结构接触。接触部分和沟道部分形成单极结。

附图说明

包括附图来提供对实施例的进一步理解，并且附图被并入在本说明书中且构成本说明书的一部分。附图图示了SiC器件和半导体器件的实施例，并且与本描述一起用于解释实施例的原理。在以下详细描述和权利要求中描述了另外的实施例。

图1A示出了根据实施例的SiC器件的电路图，该SiC器件包括串联地电连接的JFET和IGFET。

图1B示出了根据实施例的包括IGFET和集成在IGFET的源极区中的JFET的SiC器件的一部分的示意性垂直横截面图。

图2示出了根据实施例的SiC器件的示意性垂直横截面图，该SiC器件具有从IGFET单元的第一表面延伸到源极区中的辅助区。

图3示出了根据实施例的SiC器件的一部分的示意性垂直横截面图，该SiC器件包括从第一表面延伸到源极区中的多个辅助部分。

图4A-4C示出了根据另一实施例的SiC器件的一部分的示意性水平和垂直横截面图，该SiC器件包括从第一表面延伸到源极区中的多个辅助部分。

图5A-5B示出了根据实施例的SiC器件的一部分的示意性水平和垂直横截面图，该SiC器件具有形成在距栅极结构一定距离处的辅助控制结构。

图6A-6B示出了根据实施例的SiC器件的一部分的示意性水平和垂直横截面图，该SiC器件具有与栅极结构接触的辅助区。

图7示出了根据实施例的SiC器件的一部分的示意性垂直横截面图，该SiC器件具有接触沟槽。

具体实施方式

在下面的详细描述中，对附图做出参考，该附图形成详细描述的一部分并且在其中通过图示的方式示出了具体实施例，在这些具体实施例中可以实践SiC器件。要理解的是，可以利用其它实施例，并且可以做出结构的改变或逻辑的改变而不偏离本公开的范围。例如，针对一个实施例图示或描述的特征可以被用在其他实施例上或者结合其他实施例使用，以产生又另外的实施例。意图本公开包括这样的修改和变化。使用特定语言描述了示例，该特定语言不应该被解释为限制所附权利要求的范围。附图不是按比例的，并且仅用于说明性目的。如果没有另行陈述，在不同的附图中通过相同的附图标记来标明对应的元件。

术语“具有”、“含有”、“包含”、“包括”等等是开放的，并且这些术语指示存在所陈述的结构、元件或特征，但是并不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另行清楚地指示。

术语“电连接”描述了电连接的元件之间的永久低电阻连接，例如关注元件之间的直接接触或者经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括：被适配用于信号和/或功率传输的一个或多个介于之间的元件可以处于电耦合的元件之间，该介于之间的元件例如是可控制成临时提供第一状态下的低电阻连接和第二状态下的高电阻电去耦的元件。

附图通过紧接着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意指掺杂浓度低于“n”掺杂区的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。具有相同相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。

具有相同导电类型且具有不同掺杂剂浓度的两个邻接掺杂区形成单极结，例如，沿两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度分布可以示出跃变（step）或转折点，在该跃变或转折点处掺杂剂浓度分布从凹的变成凸的，或反之亦然。

为参数给出的范围包括边界值。例如，参数y从a到b的范围读作a≤y≤b。具有值至少为c的参数y读作c≤y，并且具有值至多为d的参数y读作y≤d。

IGFET（绝缘栅场效应晶体管）是包括MOSFET（金属氧化物半导体FET）和其他FET的电压控制器件，其具有基于掺杂半导体材料的栅电极和/或不完全基于氧化物的栅电介质。

根据至少一个实施例，SiC器件可以包括：第一负载电极、常开JFET（结型场效应晶体管）、和/或IGFET。IGFET和JFET可以串联地电连接。JFET可以包括：沟道区，其电连接到第一负载电极。IGFET可以包括：源极区，其与沟道区电连接，例如，直接接触。IGFET进一步包括：本体区，其可以电连接到第一负载电极。

对于SOA（安全工作区域）内的负载条件，沟道区的电阻变化可忽略不计。SOA限定了电压和电流条件，在该条件下，SiC器件可以预期在没有自损的情况下操作。SOA由比如最大连续负载电流、最大栅极电压等的器件参数的最大值给出。

随着通过JFET沟道区的负载电流增加，沿JFET沟道区V_xs的电压降（voltage drop）增加。由于V_GS保持恒定，因此IGFET栅极-源极电压V_GX可能降低。

在短路条件下，沿JFET沟道区的电压降减小了通过IGFET的饱和电流。通过适当地限定JFET的几何尺寸和/或掺杂剂浓度，可以调节SiC器件的饱和电流，使得最大热应力足够低以避免不可逆的损坏，例如，金属触点的熔化。SiC器件可示出高的短路耐用性。

沿着JFET沟道区的增加的电压降可能是由于负载电流中的增加导致JFET沟道区中的温度升高所致。随着温度的增加，载流子迁移率可能降低，并且JFET沟道区的电阻可能增加。

根据实施例，结型场效应晶体管可以包括栅极区。结型场效应晶体管的栅极区和JFET沟道区可以形成pn结。该栅极区可以被电连接至第一负载电极。沿着pn结，栅极区与沟道区之间的电位差可以以随着增加的负载电流而上升的速率、随着到第一负载电极的距离增加而上升。从pn结延伸到沟道区中的耗尽区域逐渐缩小电荷载流子流过沟道区的有效面积，并且至少有助于沟道区的电阻随着负载电流的上升而上升。

根据实施例，第一负载电极可以通过低阻抗路径电连接到源极端子而没有欧姆分流（shunt）。由此，可以保持SiC器件的静态损耗为低。

根据实施例，结型场效应晶体管被配置成由跨沟道区两端的电压降控制。该电压降由第一负载电极与绝缘栅场效应晶体管之间的电流流动引起。

根据实施例，IGFET可以包括沟槽栅极结构。JFET沟道区可以与栅极结构直接接触，使得JFET沟道区的一部分形成IGFET源极区的至少一部分。JFET可能对器件面积效率没有影响或仅有很低影响。器件面积效率可以被定义为IGFET的总沟道宽度与SiC器件的总表面积之间的比率。

根据实施例，SiC器件可以包括多个晶体管单元。每个晶体管单元可以包括IGFET单元和嵌入在IGFET单元中的JFET单元。例如，JFET单元可以嵌入在IGFET单元的源极区中，使得JFET单元可以对SiC器件的面积效率没有影响或仅有很低影响。

根据至少另一实施例，SiC器件可以包括：从碳化硅本体的第一表面延伸到碳化硅本体中的栅极结构。因此，该栅极结构可以是沟槽栅极结构。源极区可以从第一表面延伸到碳化硅本体中。辅助控制结构可以从第一表面延伸到源极区中，其中辅助控制结构的垂直延伸小于源极区的垂直延伸。该源极区可以与栅极结构直接接触。

区或结构的垂直延伸是与第一表面正交的区或结构的最大延伸。换言之，区或结构的垂直延伸等于第一表面与最远离第一表面的关注区或结构的那个点之间的距离。

辅助控制结构可以使源极区的至少一部分的垂直延伸变窄，使得在高电流流过源极区的情况下，源极区在第一表面处的源极区的第一端与在栅极结构处的源极区的第二端之间的电阻可以按比没有辅助控制结构情况更高的速率上升。电阻的上升可能是由于沟道区中的温度增加和/或由于可能蔓延到源极区中的耗尽区域所致。与没有辅助控制结构的相当示例相比，可以将半导体器件的饱和电流调节成显著更低的值。可以在不增加源极区的水平面积的情况下实现较低的饱和电流。

根据实施例，半导体器件可以包括第一负载电极。源极区可以包括接触部分和沟道部分，其中接触部分可以与第一负载电极接触。沟道部分可以与接触部分以及与栅极结构接触。沟道部分中的平均掺杂剂浓度可以是接触部分中的最大掺杂剂浓度的至多10％。

相对高的掺杂剂浓度的接触部分可以与第一负载电极形成低电阻欧姆接触。可以独立于接触部分中的掺杂剂浓度来选择沟道部分中的掺杂剂浓度，使得延伸到沟道部分中的耗尽区域可以在饱和电流下将沟道部分夹断（pinch off）到足够的程度。

辅助控制结构可以包括辅助区，其中该辅助区和源极区可以形成pn结。该辅助区可以有助于束紧和/或夹断沟道部分。通过从两侧逐渐束紧沟道部分，耗尽区域以较高的速率束紧沟道部分，并且可以为沟道部分选择较高的掺杂剂浓度以实现相同的饱和电流。较高的掺杂剂浓度可以减少静态导通状态损耗。

根据实施例，辅助区可以包括多个辅助部分，和/或沟道部分可以包括多个沟道段。辅助部分和沟道段可以沿与第一表面平行的水平第一方向交替。沟道段可以沿水平第一方向分布，特别是均匀分布。在一个示例中，相邻沟道段之间的距离对于每个沟道段而言可以是相同的。辅助部分可以形成延伸到源极区中的反掺杂柱。对于给定的饱和电流，将辅助区划分成多个分开的辅助部分可以在负载电流显著低于饱和电流的操作范围内降低源极区的电阻。

根据实施例，栅极结构可以具有沿水平第二方向的纵向水平延伸，其中水平第二方向与水平第一方向正交。纵向水平延伸是栅极结构的两个正交水平延伸中较大的一个。每个沟道段可以具有与其他沟道段不同的到栅极结构的距离。

根据另一实施例，栅极结构可以具有沿水平第二方向的纵向水平延伸，其中水平第二方向与水平第一方向平行。沟道段和沟道部分可以与栅极结构正交。

一般而言，可以独立于相邻栅极结构之间的中心距离（center-to-centerdistance）来选择相邻沟道段之间的中心距离。

根据实施例，源极区可以包括：在辅助控制结构与栅极结构之间的第三部分。该第三部分可以弛豫与栅极结构直接接触的源极区部分的耗尽，并且可以影响沟道部分与沿着栅极结构形成的反型沟道之间的电荷载流子流。

根据至少一个另外的实施例，半导体器件可以包括：第一负载电极、从碳化硅本体的第一表面延伸到碳化硅本体中的栅极结构，以及从第一表面延伸到碳化硅本体中的源极区。该源极区可以包括接触部分和沟道部分。接触部分可以与第一负载电极接触。沟道部分可以与栅极结构接触。接触部分和沟道部分可以形成单极结。

接触部分中相对高的掺杂剂浓度可以便于源极区与第一负载电极之间的低电阻欧姆接触。可以独立于接触部分中的掺杂剂浓度来选择沟道部分中的掺杂剂浓度，使得延伸到沟道部分中的耗尽区可以在相对宽的范围上调制源极区的电阻。

根据实施例，辅助控制结构可以从第一表面延伸到源极区。辅助控制结构可以使源极区的至少一部分变窄，使得延伸到源极区中的耗尽区域可以更有效地调制源极区的电阻。

根据实施例，沟道部分中的平均掺杂剂浓度可以是接触部分中的最大掺杂剂浓度的至多10％。接触部分中的掺杂剂浓度可以足够高，以在第一负载电极与源极区之间提供低电阻欧姆接触。沟道区中的掺杂剂浓度可以足够低，使得延伸到源极区中的耗尽区域可以有效地减小半导体器件的饱和电流。

根据实施例，辅助控制结构的垂直延伸小于源极区的垂直延伸，例如使得源极区可以包括在辅助控制结构下方的连续部分。该连续部分可以减小SOA中的源极区的电阻。

根据实施例，辅助控制结构可以包括辅助区。该辅助区和源极区可以形成pn结。耗尽区域可以从辅助区延伸到源极区中，使得可以在正常操作模式期间不增加导通状态电阻的情况下进一步减小饱和电流。

图1A示出了具有源极端子S、漏极端子D和栅极端子G的三端子SiC器件500。SiC器件500包括：与IGFET 820串联地电连接的常开JFET 810。JFET 810的沟道区811的源极侧可以电连接到第一负载电极310，该第一负载电极310可以形成源极端子S或者可以被电连接到源极端子S。JFET沟道区811的漏极侧电连接到IGFET 820的源极区110。JFET沟道区811和IGFET源极区110的漏极侧形成内部节点INX。IGFET 820的漏极区823可以电连接到漏极端子D。JFET栅极区G1和IGFET 820的本体区120可以电连接到源极端子S。IGFET 820的栅电极155电连接到栅极端子G。

JFET沟道区811具有沿第一沟道端与第二沟道端之间的电流流动方向的沟道长度。第一沟道端可以形成欧姆接触，例如，与第一负载电极310的低电阻接触。第二沟道端可以直接邻接IGFET 820的源极区110。

JFET沟道区811和IGFET源极区110可以彼此直接接触。例如，JFET沟道区811和源极区110可以是均匀的掺杂区的部分，其由于外延过程产生和/或由于在碳化硅本体的相同部分中有效的一个或多个注入物产生。根据另一实施例，JFET沟道区811和源极区110可以形成单极结，例如n/n+结或p/p+结，其中单极结的两侧上的掺杂剂浓度之间的差异可以小于一个数量级。JFET沟道区811中的掺杂剂浓度可以足够低，使得耗尽区域不会显著蔓延到反掺杂区，例如，IGFET本体区。IGFET源极区110和JFET沟道区811可以在某种程度上重叠，使得相同的区可以作为JFET沟道区811的部分并且作为IGFET源极区110的部分而是有效的。

JFET可以进一步包括JFET栅极区G1，其中该JFET栅极区G1和JFET沟道区811形成pn结。JFET栅极区G1可以通过低阻抗路径电连接到第一负载电极310。IGFET本体区120和JFET栅极区G1可以在某种程度上重叠，使得相同区可以作为JFET栅极区G1的部分并且作为IGFET本体区120的部分而是有效的。

在下文中，关于具有n型JFET沟道区811、n型IGFET源极区110、p型JFET栅极区G1和p型IGFET本体区120的n沟道SiC器件500的实施例描述了SiC器件500的操作模式。其他实施例可以涉及具有p型JFET沟道区811、p型IGFET源极区110、n型IGFET本体区120和n型JFET栅极区G1的p沟道SiC器件500。

在正向操作模式中，在漏极端子D与源极端子S之间施加正的漏极-源极电压VDS。超过预定阈值的栅极-源极电压VGS使IGFET 820导通，其中n型反型沟道通过本体区120中的场效应形成。在导通状态下，电子从源极端子S流过JFET沟道区811并且通过反型沟道流到漏极端子D。

在导通状态下，有效IGFET栅极电压由跨反型沟道的漏极侧端处的栅极电介质两端的电压降给出，即，施加到栅极端子的电位与漏极侧端处的反型沟道的电位之间的电压差。漏极侧端处的反型沟道的电位由内部节点INX处的电位和沿反型沟道的电压降给出。

换言之，有效IGFET栅极电压直接取决于有效IGFET栅极-源极电压VGX，其是栅极端子G与内部节点INX之间的电位差。对于SOA内的负载电流，JFET 810的电阻和沿JFET沟道区811的沟道电压VXS可忽略不计，并且有效IGFET栅极-源极电压VGX保持不受负载电流的影响。随着负载电流的增加，JFET沟道中的温度上升，并且载流子迁移率下降。JFET沟道区811的电阻增加，并且JFET沟道电压VXS上升。JFET沟道电压VXS的上升减小了有效IGFET栅极-源极电压VGX，使得IGFET 820的饱和电流下降。

增加的沟道电压VXS以一定速率进一步增加，在该速率下，跨JFET栅极区G1与JFET沟道区811之间的pn结两端的电压降随着到第一负载电极310的距离的增加而增加。从pn结蔓延到JFET沟道区811中的耗尽区域使JFET沟道区811对于电子而言越来越束紧，并且至少有助于沟道电阻和沟道电压VXS的增加。

可以对JFET 810的比如几何尺寸和掺杂剂浓度之类的参数进行选择，以实现SiC器件500的饱和电流足够低以防止SiC器件500被不可逆地损坏。另外或替换地，可以选择JFET 810的参数，使得当负载电流超过预定阈值时和/或当饱和电流流过的时间长于预定时间段时，JFET沟道区811被完全夹断。JFET 810允许将用于高负载电流的低静态导通状态损耗与低饱和电流和/或高短路耐用性进行组合。

SiC器件500可以包括多个晶体管单元，其中每个晶体管单元可以包括IGFET单元和嵌入在IGFET单元中的JFET单元，使得每个IGFET单元可以被分配给一个JFET单元，并且每个JFET单元可以被分配给一个IGFET单元。通过将JFET单元垂直集成到IGFET单元的源极区中，JFET单元对SiC器件500的面积效率没有影响。

图1B示出了在栅极端子G、第一负载端子L1和第二负载端子L2之间提供IGFET功能的SiC器件500。关于端子G、L1、L2，SiC器件500示出了IGFET的功能，并且SiC器件500可以替代具有相同标称电压阻断能力的常规MOSFET。SiC器件500可以包括多个晶体管单元TC，其中每个晶体管单元TC可以包括集成在IGFET单元的源极区110中的JFET单元。SiC器件500可以是垂直功率半导体器件，其中负载电流在前侧处的第一负载电极与背面上的第二负载电极之间流动。

SiC器件500包括：碳化硅本体100，其可以基于包括主要成分硅和碳的碳化硅晶体。碳化硅晶体可以包括不想要的杂质（比如氢和氧）和/或预期的杂质，例如，掺杂剂原子。作为示例，碳化硅晶体的多型体可以是2H、6H、15R或4H。

在碳化硅本体100的前侧处的第一表面101可以是平面的或裂痕的。与平面的第一表面101正交或与裂痕的第一表面101的平均平面正交的表面法线104限定了垂直方向。与表面法线104正交的方向是水平方向和横向方向。

在碳化硅本体100的背侧上，相反的第二表面102可以与第一表面101延伸平行。碳化硅本体100在第一表面101与第二表面102之间的总厚度可以在数百nm至数百μm的范围内。SiC器件500的标称电压阻断能力可以是至少330 V，例如，至少600 V。

晶体管单元TC沿着第一表面101形成在前侧处。晶体管单元TC可以包括：从第一表面101延伸到碳化硅本体100中的沟槽栅极结构150。沟槽结构150的垂直延伸可以在从0.3µm至5 µm的范围内，例如，在从0.5 µm至2 µm的范围内。在底部，栅极结构150可以是圆形的，其中曲率半径可以是下面描述的栅极电介质159的厚度的至少两倍。栅极结构150的侧壁151、152可以是垂直的，或者可以随着到第一表面101的距离增加而逐渐变细。

栅极结构150可以被布置成条形结构，其具有沿着与横截面平面正交的水平第二方向192的纵向延伸。该纵向延伸大于栅极结构150的水平宽度。栅极结构150在第一表面101的平面中的水平宽度可以在从500 nm至5μm的范围内，例如，在从1μm至3μm的范围内。

每个栅极结构150可以从晶体管单元区的一侧延伸到相对侧，其中栅极结构150的长度可以高达数毫米。根据其他实施例，多个分开的栅极结构150可以沿着从晶体管单元区的一侧延伸到相对侧的线形成，或者栅极结构150可以彼此连接，并且可以形成网格。根据另一实施例，栅极结构150的两个正交水平尺寸可以在相同的数量级内。

SiC器件500的栅极结构150可以是等间隔的、可以具有相同的宽度、和/或可以形成规则图案。相邻栅极结构150之间的中心距离（也叫做“间距”）可以在从1μm至10μm的范围内，例如，从2μm至5μm。

每个栅极结构150包括栅极电介质159和导电栅电极155，其中栅电极155与碳化硅本体100电分离。例如，栅极电介质159可以使栅电极155与碳化硅本体100完全电分离。根据其他实施例，可以在栅电极155与碳化硅本体100之间形成一个或多个另外的电介质结构，其具有与栅极电介质159不同和/或比栅极电介质159更厚的材料配置。

栅极电介质159使栅电极155至少从本体区120分离，并且可以包括半导体电介质或由半导体电介质组成，例如，热生长或沉积的半导体氧化物（例如，氧化硅）、半导体氮化物（例如，沉积的或热生长的氮化硅）和/或半导体氮氧化物（例如，氮氧化硅）。可以选择栅极电介质159的厚度和材料配置，以实现晶体管单元TC的从1.0 V至8 V范围内的阈值电压。栅电极155包括一种或多种导电材料，例如，重掺杂的多晶硅。

漂移结构130将晶体管单元TC与碳化硅本体100的背侧上的第二表面102分离。漂移结构130可以包括：沿着第二表面102的重掺杂接触结构139，以及在晶体管单元TC与重掺杂接触结构139之间的轻掺杂漂移区域131。

重掺杂接触结构139可以是或者可以包括从晶锭获得的衬底部分，并且与直接邻接第二表面102的第二负载电极320形成欧姆接触。接触结构139中的平均掺杂剂浓度足够高以确保与第二负载电极320的低电阻欧姆接触。接触结构139可以具有与漂移区域131相同的导电类型。

漂移区域131可以形成在通过在接触结构139上的外延而生长的层中。漂移区域131中的平均净掺杂剂浓度可以在从1E15 cm^-3到5E16 cm^-3的范围内。漂移区域的垂直延伸与SiC器件500的标称阻断能力有关。漂移结构130可以包括：另外的掺杂区，其可以具有漂移区域131的导电类型（例如，场停止区域、阻挡区域和/或电流扩散区域（current spreadzone）），或者可以具有相反导电类型的漂移区域131。

漂移区域131可以直接邻接接触结构139，或者与漂移区域131形成单极同质结的缓冲层可以形成在漂移区域131与接触结构139之间。

每个晶体管单元TC进一步包括源极区110和本体区120。源极区110直接邻接第一表面101。源极区120使源极区110与漂移结构130分离。源极区110和本体区120可以与栅极结构150的第一侧壁151直接接触。

本体区120与漂移结构130形成第一pn结pn1，并且与源极区110形成第二pn结pn2。本体区120的垂直延伸对应于晶体管单元TC的沟道长度，并且可以在从0.2μm至1.5μm的范围内。源极区110和本体区120电连接到前侧处的第一负载电极310。

第一负载电极310可以形成或者可以电连接或耦合到第一负载端子L1，其可以是MCD的阳极端子或IGFET的源极端子。第二负载电极320可以形成或者可以电连接或耦合到第二负载端子L2，其可以是MCD的阴极端子或IGFET的漏极端子。

具有本体区120的导电类型的屏蔽区160可以使栅极结构150的一部分与漂移结构130分离。屏蔽区160可以与栅极结构150的第二侧壁152直接接触。屏蔽区160可以与第一负载电极310电连接。屏蔽区160中的最大掺杂剂浓度可以更高，例如，至少是本体区120中的掺杂剂浓度的十倍。屏蔽区160的局部掺杂剂浓度最大值可以在栅极结构150与第二表面102之间。屏蔽区160可以与源极区110形成第三pn结pn3。

根据实施例，晶体管单元TC是具有p掺杂本体区120、n掺杂源极区110和n掺杂漂移区域131的n沟道IGFET单元。根据另一实施例，晶体管单元TC是具有n掺杂本体区120、p掺杂源极区110和p掺杂漂移区域131的p沟道IGFET单元。

栅极电介质159将n沟道SiC器件500的p型本体区120的沟道部分电容耦合到栅电极155。当栅电极155处的电位超过SiC器件500的阈值电压时，栅电极155的电场使得在本体区120中的少数电荷载流子（电子）沿着栅极电介质159形成反型沟道。该反型沟道将源极区110与漂移结构130连接，并且为电子提供导电路径，使得在SiC器件500的导通状态下，负载电流从第一负载电极310到第二负载电极320以垂直方向流过碳化硅本体100。

辅助结构200从第一表面101延伸到源极区110中。辅助结构200的垂直延伸v2可以小于源极区110的垂直延伸v1。辅助结构200可以包括介电材料、导电材料和/或掺杂半导体材料。

在源极区110中，负载电流在源极区110的第一端与源极区110的第二端之间流动，其中第一端与第一负载电极310直接接触，并且第二端可以与栅极结构150直接接触。源极区110的第二端标记了由源极区110的有限导电性产生的内部网络节点INX。

由于第一负载电极310电连接到本体区120和源极区110两者，所以只要没有负载电流流动，除了扩散电压（diffusion voltage）之外没有电压跨第三pn结pn3和第二pn结pn2两端下降。随着负载电流的增加，源极区的第二端与第一端之间的电压降增加。由于在本体区120中没有电流流动，所以本体区120中的电位与第一负载电极310的电位相关联，并且沿着第三pn结pn3和第二pn结pn2的电压降随着到第一负载电极310的距离的增加并且随着负载电流的增加而增加。

从第三pn结pn3和第二pn结pn2延伸到源极区110中的耗尽区域119随着负载电流的增加而扩大，并且逐渐束紧电荷载流子在源极区110中流过的面积。扩大的耗尽区域119增加了源极区110在第一端与第二端之间的电阻。源极区110的电阻的正温度系数可以在很大程度上有助于电阻的增加。

辅助结构200减小了与第二pn结pn2平行的横向电流和与第三pn结pn3平行的垂直电流的有效横截面积，使得可以为饱和电流的显著减小实现电阻的充分升高。

形成了第二pn结pn2和第三pn结pn3的本体区120和屏蔽区160的部分可以在图1A的意义上作为JFET栅极区G1而是有效的。在图1A的意义上，源极区110可以作为JFET沟道区811而是有效的。漂移结构130可以作为图1A中的IGFET漏极区823而是有效的。

辅助结构200可以是具有本体区120的导电类型的掺杂区，使得耗尽区域119从相对侧延伸到源极区110中。根据另一实施例，辅助结构200可以是具有源极区110的导电类型的低掺杂区。

在图2中，SiC器件500是具有n沟道晶体管单元TC的SiC-TMOSFET（SiC沟槽MOSFET）。第一负载电极310形成源极端子S，或者电连接或耦合到源极端子S。第二负载电极320形成漏极端子D或者电连接或耦合到漏极端子D。层间电介质210使第一负载电极310和栅电极155彼此分离。

源极区110可以包括与第一负载电极310直接接触的重掺杂接触部分111。源极区110进一步包括沟道部分112，其中沟道部分112中的最大掺杂剂浓度为接触部分111中的最大掺杂剂浓度的至多10％，并且其中沟道部分112的第一端利用接触部分111形成单极结。沟道部分112的第二端可以与栅极结构150接触。

辅助结构200包括：与源极区110形成辅助pn结pnx的辅助区170。辅助区170可以通过离子注入形成。辅助区170可以是浮动的。根据图示的实施例，辅助区170可以电连接到第一负载电极310，使得耗尽区域119从相对侧蔓延到源极区110中。

通过在相对侧上提供耗尽区域119，可以增加控制比，其描述了源极区的电阻的变化与负载电流的变化之间的比率，和/或可以增加沟道部分112中的掺杂剂浓度，使得可以减小SOA内的负载条件的源极区110的电阻。沟道部分112、主体区120和辅助区170在晶体管单元TC的源极区110内形成横向JFET。

根据实施例，SiC器件500可以包括第一负载电极310和碳化硅本体100，其中栅极结构150从碳化硅本体100的第一表面101延伸到碳化硅本体100中。形成在碳化硅本体100中的半导体区120、160、170电连接到第一负载电极310。半导体区120、160、170和源极区110形成pn结pn2、pn3、pnx，其中源极区110从第一负载电极310延伸到栅极结构150。源极区110包括：具有第一掺杂剂浓度N1和最小宽度w1的沟道部分112，其宽度垂直于pn结pn2、pn3、pnx，其中第一掺杂剂浓度小于1E17 cm^-3。

在半导体器件中，沟道部分112的电阻在通过源极区110的负载电流增加4倍时改变2倍。

图3涉及具有基于4H-SiC的碳化硅本体100的SiC器件500。<0001>晶轴相对于表面法线104倾斜离轴角度α。<11-20>晶轴相对于水平面倾斜离轴角度α。<1-100>晶轴与横截面平面正交。离轴角度α可以在从2°至8°的范围内。例如，离轴角度α可以是大约4°。

栅极结构150可以随着到第一表面101的距离的增加而逐渐变细。例如，栅极结构150相对于垂直方向的逐渐变细的角度可以等于离轴角度α，或者可以偏离离轴角度α不大于±1度，使得两个相对纵向侧壁151、152中的至少第一侧壁151平行于具有高电荷载流子迁移率的主晶面，例如，{11-20}晶面。第二侧壁152可以对于主晶面倾斜两倍的离轴角度α，例如，倾斜4度或更多，例如，倾斜大约8度。栅极结构150具有沿与横截面正交的水平第二方向192的纵向延伸。

源极区110可以包括第一源极部分和第二源极部分118，该第一源极部分包括沟道部分112和接触部分111，该第二源极部分118沿栅极结构150的第二侧壁152形成。第一源极部分和第二源极部分118可以通过第一负载电极310电连接。替换地或另外，形成在两个相邻栅极结构150之间的第一和第二源极部分可以通过在碳化硅本体100中从接触部分111延伸到第二源极部分118的第三源极部分连接。漂移结构130可以包括：电流扩散区137，其直接邻接本体区120并且可以在相邻的屏蔽区160之间延伸。

辅助区170包括多个辅助部分171，并且沟道部分112包括多个沟道段1121。沟道段1121和辅助部分171沿与第二方向192正交的水平第一方向191交替。沟道段1121可以形成集成在晶体管单元TC的源极区110中的垂直JFET。

在图4A-4C中，沟道段1121和辅助部分171沿水平第一方向191交替，该水平第一方向191与第二方向192平行。辅助部分171与本体区120之间的沟道主要部分1122可以连接沟道段1121。沟道段1121可以形成集成在晶体管单元TC的源极区110中的垂直JFET。

图5A-5B中，源极区110包括：在辅助部分171与栅极结构150之间的第三部分113。例如，第三部分113可以使辅助部分171与栅极结构150分离。沟道段1121和辅助部分171可以沿与栅极结构150的纵向延伸平行的方向交替。

根据图6A-6B，辅助部分171可以向下延伸到本体区120或者延伸到本体区120中。替代地或另外，辅助部分171可以与栅极结构150接触。沟道段1121可以形成集成在晶体管单元TC的源极区110中的横向JFET。

图7中图示的SiC器件500包括从第一表面101延伸到碳化硅本体100中的栅极结构150，其中栅极结构150的侧壁151、152可以垂直于第一表面101并且平行于碳化硅本体100的主晶面。

第一负载电极310包括：沟槽触点314，该沟槽触点314可以在相邻的栅极结构150之间通过层间电介质210中的开口延伸到碳化硅本体100中。具有本体区120的导电类型的的屏蔽区160可以沿着底部和/或沿着沟槽触点314的侧壁形成，并且可以具有比本体区120更高的掺杂剂浓度。屏蔽区160可以与栅极结构150横向间隔开。

如参照图1A至5B所述的辅助结构200，例如，如参照图2至图5B描述的辅助区170可以在第一表面101与源极区110之间形成。辅助结构200可以从沟槽触点314延伸到栅极结构150。

尽管本文中已经图示和描述了特定的实施例，但是本领域普通技术人员将领会到，在不偏离本发明的范围的情况下，各种替换的和/或等同的实现方式可以替代所示出和描述的特定实施例。本申请意图覆盖本文中所讨论的特定实施例的任何适应或变化。因此意图的是，本发明仅由权利要求及其等同方式来限制。