阅读说明：本技术 具有集成准直结构的光子芯片 (Photonic chip with integrated collimating structure ) 是由 S·梅内佐 于 2018-05-16 设计创作，主要内容包括：本发明涉及在光子芯片的输入/输出处形成光束,并涉及对耦合到该芯片的光进行光谱展宽。光子芯片(1)包括支撑在衬底(10)上的光波导层(12)。该芯片包括由硅制成的光波导结构(121)和耦合表面光栅(122)。光子芯片具有在面向耦合表面光栅(122)的一侧的正面(F1)和在面向衬底(10)的一侧的背面(F2)。反射式准直结构(16)集成在背面(F2)中以修改入射光束的模式尺寸。耦合表面光栅(122)设计成接收来自光波导结构(121)的光并形成定向到反射式准直结构(15)的光束。本发明还涉及用于制造这种芯片的方法。(The present invention relates to forming optical beams at the input/output of photonic chips and to spectrally broadening light coupled into the chip. A photonic chip (1) includes an optical waveguide layer (12) supported on a substrate (10). The chip comprises an optical waveguide structure (121) made of silicon and a coupling surface grating (122). The photonic chip has a front side (F1) on the side facing the coupling surface grating (122) and a back side (F2) on the side facing the substrate (10). A reflective collimating structure (16) is integrated in the back face (F2) to modify the mode size of the incident beam. The coupling surface grating (122) is designed to receive light from the optical waveguide structure (121) and form a light beam directed to the reflective collimating structure (15). The invention also relates to a method for manufacturing such a chip.)

具有集成准直结构的光子芯片

描述

技术领域

本发明的领域在于片上集成光子器件。本发明涉及一种光子芯片，其具有去往该芯片的光束输入/来自该芯片的光束输出，这些光束具有扩展的模式尺寸并且可能具有扩展的光谱带，该光子芯片用于与外部器件(例如与另一光子芯片、光纤或光纤集合)耦合，或用于接收/发射自由传播的光束。

根据本发明的光子芯片可在硅衬底上集成一个或多个混合激光器，例如具有由III-V型半导体材料制成的增益介质的激光器。这样的芯片旨在将由多个混合激光器发射的各波长的光梳供应给另一光子芯片，或者旨在发射自由传播的光束。

背景技术

包括光子集成电路的光子芯片通常被制造在SOI(“Silicon On Insulator”，绝缘体上单晶硅薄膜)衬底上，用于实现硅光子技术。

在这种情况下，III-V型/硅混合光源是通过在SOI衬底上堆叠多个III-V型层从而形成激光器的增益材料来形成的。激光器所发射的光与位于这些III-V型层之下的SOI衬底的表面硅层中的导光结构耦合。

该导光结构容纳硅光子组件，诸如无源组件(例如波导、光复用器/解复用器、谐振环)和有源组件(例如由对表面硅层的P和N掺杂形成的调制器)。

为了能够从光子芯片朝向光纤等外部器件提取光，硅光子器件中最常用的组件是表面耦合阵列。这样的阵列使得一方面有可能使在光子芯片的波导中传播的光学模式的尺寸适配在标准单模光纤(即直径为9.2μm的单模光纤)中传播的光学模式的尺寸，另一方面有可能从在光子芯片平面上引导的传播切换为准垂直于该芯片的平面并且在与芯片衬底相对的一侧上的自由空间传播。这是通过在与衬底相对的一侧上蚀刻阵列来实现的。例如，在刊登于2010年8月1日第22卷第15期《IEEE PHOTONICS TECHNOLOGY LETTERS》的Xia Chen等人的"Apodized Waveguide Grating Couplers for Efficient Coupling to OpticalFibers(用于高效耦合到光纤的变迹波导光栅耦合器)"中描述了这种元件。

在硅技术中，这种组件由此使得有可能将来自光子芯片平面上的波导的光耦合到与垂直方向成一定角度(通常约为8°)的***单模光纤。这种组件已被提出用于接收从波导引导的光/传输向波导引导的光，并形成/接收模式尺寸等于9.2μm的光束(该模式尺寸类似于单模光纤的模式尺寸)，这对应于光子芯片的硅波导和***单模光纤之间的最优光耦合。当表面耦合阵列和单模光纤之间的几何对准最佳时，其损耗为1-4光学dB。阵列光纤对准公差被表征为会引起进一步的1dB的损耗的相对于最佳对准的径向偏离，其约为2μm。

还应注意的是，表面耦合阵列的光谱带宽被表征为损耗受到限制(例如小于1db)的频带，它很窄，通常小于30nm。这例如在粗波长复用应用(CWDM，即粗波分复用(CoarseWavelength Division Multiplexing))中是一个非常受限的点，对于粗波长复用应用，间隔20nm的的多个波长(例如四个波长)必须被复用并在单根光纤中传输。在该示例中，光信号具有4x 20nm的光谱带，然后该带末端的损耗相对于该带中心的损耗增加了若干dB。在一个实施例的示例中，表面耦合阵列的传输损耗在中心波长1290nm处为2.7dB，而在与中心波长1290nm间隔2*20nm的波长1330nm处为5.5dB。

为了解决这一问题，提出了一种相对复杂的表面耦合阵列，这种阵列需要在结构化硅层的顶部增加一层结构化氮化硅层。可参考Sacher、Wesley D.等人的刊登在《Opticsexpress》22.9(2014)：10938-10947上的题为“Wide bandwidth and high couplingefficiency Si3N4-on-SOI dual-level grating coupler(SOI双层光栅耦合器上的宽带宽和高耦合效率Si3N4)”的文章。此外，这类解决方案仅对偏振光(例如TE)起作用，但尚未提出用于在光子芯片中耦合任何偏振光的解决方案。

只有所谓的对接耦合解决方案才有可能在对任何偏振光起作用的同时增加光耦合的光谱带。然而，这些解决方案有两个主要缺点：

-它们不允许在衬底层面上测试组件：事实上，有必要将芯片从衬底上切下(将它们分开)，然后通过其“对接”进行测试；

-一旦耦合到芯片中，任何偏振光都必须根据2个TE芯片偏振和TM芯片偏振来进行分解。TM偏振必须旋转并转换为TE偏振。这需要在光子芯片上增加光偏振管理电路，这些电路增加了波长相关损耗。

图1所示为在绝缘体衬底上的硅上集成III-V型半导体混合激光器结构的光子芯片的示意横截面图。光子芯片包括由硅衬底10支撑并涂有(通常由二氧化硅制成的)第一层13的导光层12，该导光层12用作III-V型半导体叠层和硅导光层之间的键合界面。该层13是可选的，并且也可以直接执行与III-V型叠层的键合。导光层12承载光子组件(波导、表面耦合阵列、PN调制器等)，其制造在绝缘体层上的硅中例如通过蚀刻进行。在这种情况下，导光层12与硅衬底10间隔埋层氧化物层11(盒)。

该光子芯片集成了III-V型半导体硅混合激光器LA。激光器LA包括第一层13上的增益结构。该增益结构包括多层III-V型材料的叠层S，其中N层和P层与电极E接触。激光器LA被封装在第二所谓的封装层14中，例如由氧化硅或氮化硅制成的封装层。封装层14包括激光器的电极E以及与电子芯片的层12的有源元件(例如调制器)的电互连金属层级。在微电子学中使用的制造工艺中，这一层被称为“后段制程(Back End Of Line)”(BEOL)。

因此，光子芯片具有在封装层14的一侧的正面F1以及在衬底10的一侧的背面F2。

导光层12包括导光结构121，导光结构121与激光器光学耦合以接收、过滤和引导由激光器发射的光。导光层12还包括表面耦合阵列122，其配置成接收来自导光结构121的光，并由此形成方向朝向光子芯片的正面F1的光束。导光结构尤其包括波导，在本文中被表示为有表面耦合阵列122沿着其纵向横截面，在这些组件中传播的光在该图的平面中，例如当在本文中的图1中涉及从具有表面耦合阵列122的光子芯片中提取光时在Y方向上。

因此，导光结构包括各种无源或有源光子组件，这取决于由表面耦合阵列122形成的输入/输出端口。

封装层14通常包括光子芯片的电互连金属层级。因此，该层由介电材料和蚀刻金属线构成。旨在控制或读取光子芯片的有源光子组件(调制器、光探测器)的电子芯片通常安装在光子芯片的正面。

为了增加芯片输出端处的光束的模式尺寸，例如为了增加表面耦合阵列122和光纤之间的对准公差，从而根据成本较低的无源对准技术使得对准操作不太复杂且特别可行，在刊登于2016年7月第六卷第7期《IEEE Transactions on Components,Packaging andManufacturing Technology》上的S.Bernabé等人的论文“On-Board Silicon Photonics-Based Transceivers With1-Tb/s Capacity(具有1-Tb/s容量的基于板载硅光子器件的收发器)”中提出了使用由固定在光子芯片上的第一透镜和固定在光纤上的第二透镜组成的双透镜系统。该系统可以使用透镜连接器，其中***光纤，并为此目的面向第二透镜定位。第一透镜必须非常精确地与光子芯片对准，然后必须与之刚性连接。芯片+第一透镜组装件和第二透镜+光纤组装件之间的对准公差随后增加到±20μm。

为了在表面耦合阵列的输出处扩展和准直波长为λ且模式尺寸为Do＝2*wo＝9.2μm的光源，第一透镜在空气中的焦距必须等于Fair＝Di.(π.wo/2λ)，Di是第一透镜输出处的扩展光束的尺寸。为了获得直径Di约为100μm的扩展准直光束，并且以简化方式假设表面耦合阵列相对于垂直方向的输出角为0°，由波长为1.31μm、折射率为1.45的石英玻璃制成的凸透镜的厚度必须约为860μm，这与空气中约为600μm的焦距相对应。

在表面耦合阵列122和光子芯片的正面F1之间使用这样的玻璃厚度是无法想象的。实际上，封装层14的厚度通常仅约为3μm。因此，透镜无法被集成在该封装层14的此层级上，而必须被非常精确地安装在光子芯片的正面上(对准公差约具有2μm的量级)，然后才能与其固定。

例如，该透镜可以通过铜微柱来固定在光子芯片上，该透镜和光子芯片之间的间隙填充有由聚合物材料制成的填充层。通过这样的固定过程，填充层位于表面耦合阵列和透镜之间的光束的光路上。引入该聚合物材料层会产生额外的损耗。

最后，在这样的光子芯片/透镜系统的输入或输出处光束的光谱带大约为30nm，这不允许例如通过在80nm波段上多路复用4个CWDM型波长来实现该解决方案。

发明内容

本发明的目的在于使得有可能无需透镜与光子芯片的复杂而昂贵的对准操作。

出于该目的，提出了一种光子芯片，其包括由衬底支撑的导光层，该导光层包括导光结构，该导光结构与表面耦合阵列光学耦合。所述光子芯片具有在所述表面耦合阵列的一侧的正面和在所述衬底的一侧的背面。它还包括集成在背面的层级上的准直结构，用于增加从表面耦合阵列入射到所述结构上的光束的模式尺寸，所述表面耦合阵列配置成从所述导光结构接收光并形成方向朝向集成在所述背面的层级上的准直结构的光。准直结构是一种适合于将入射光束从表面耦合阵列朝向正面反射的反射结构。

该芯片的某些优选但非限制性方面如下：

-所述衬底由第一介电材料制成；

-所述背面涂覆有第二介电材料层，第二介电材料的有效折射率高于第一介电材料的有效折射率，并且其中所述反射式准直结构形成在所述第二介电材料层中；

-所述衬底由硅制成；

-所述导光层位于介电材料层上，并且抗反射层***在所述衬底和介电材料层之间；

-所述衬底包括形成在所述表面耦合阵列和反射式准直结构之间的光路上的空气或氧化物腔体；

-所述表面耦合阵列具有朝向背面定位的蚀刻齿；

-所述表面耦合阵列配置成接收来自所述导光结构的光/传输去往所述导光结构的光，以及形成朝向所述反射式准直结构的模式尺寸小于6μm的光束/接收来自所述反射式准直结构的模式尺寸小于6μm的光束；

-所述背面具有与外部器件对准的图案；

-所述导光结构包括有源光子组件，并且连接到所述光子组件的电互连形成在底衬中并在所述背面之上暴露；

-进一步包括混合硅集成式激光器，该混合硅集成式激光器包括增益结构，该增益结构位于所述导光层顶部并与所述导光结构光学耦合。

本发明还涉及一种光子芯片，包括有源光子芯片、到有源光子组件的电互连以及安装在光子芯片背面并连接到电互连的电子芯片。本发明还涉及一种具有集成式混合激光器的光子芯片，该集成式混合激光器与根据本发明的另一光子芯片光学耦合。

附图说明

在阅读以下通过非限制性示例给出的对本发明的优选实施例的详细描述时，通过参考附图，将更加清楚地呈现本发明的其他方面、目的、优点和特征，其中：

-前面已经描述过的图1是在硅激光器结构上集成混合III-V型半导体的光子芯片的示意横截面；

-图2和图3是根据本发明的光子芯片的示意性横截面，其具有在背面的集成式准直结构以及将光定向到在背面的准直结构的表面耦合阵列；

-图4示出了根据图2的光子芯片与另一光子芯片的耦合；

-图5a和图5b示出了根据图3的光子芯片的两个替代实施例；

-图6示出了根据图2的光子芯片的替代实施例；

-图7a-7i示出了图5a中的光子芯片的实施例的示例；

-图8a-8e示出了图6中的光子芯片的实施例的示例。

具体实施方式

本发明涉及一种(在光子芯片的输出或输入端)模式尺寸增加的光子芯片。

参照图2和图3，光子芯片1、2包括导光层12，该导光层12由衬底10支撑，并且涂覆有可选的氧化硅层13(其充当衬底与激光器III-V型叠层之间的键合界面)。导光层可以包括晶体硅子层(来自SOI衬底的硅)以及非晶硅子层和/或氮化硅子层。介电材料层11(例如由SiO₂制成)可以***在导光层12和衬底10之间。该层11还可以包括与层12的有源光学部件的金属互连层级(参见图5a和5b)。

衬底10可以是硅衬底。在一个可能的实施例中，衬底10是介电衬底(例如，玻璃衬底)，其优点在于限制介电层11和衬底10之间的界面处的光损耗，并且在适用的情况下限制衬底10和空气之间的界面处的光损耗。在另一可能的实施例中，衬底10是包括空气腔体或氧化物腔体的硅衬底，该实施例具有增加光子芯片的输入/输出处的扩展模式尺寸的优点。

光子芯片1、2可以在硅层LA上集成混合III-V型半导体，该硅层LA包括增益结构，该增益结构由界面层13上的III-V型材料制成或者直接与导光层12接触。增益结构包括例如多个III-V型材料层的叠层以及用于在增益结构上进行电接触的两个电极E。激光器LA可以封装在第二封装层14中，例如由氧化硅、氮化硅制成，或由氧化硅和氮化硅的混合物制成，或由BCB型聚合物制成。因此，光子芯片具有在第二封装层14的一侧的正面F1，和在衬底10的一侧的背面F2。

导光层包括硅导光结构，其一方面与激光器LA光学耦合以接收、过滤和引导激光器所发射的光，另一方面与表面耦合阵列122光学耦合。显然，在光路上在激光器和表面耦合阵列之间可以包含更多组件：例如调制器和波长复用器。显然，在激光器的两侧可能会存在更多的组件。

在本发明的范围内，表面耦合阵列122配置成接收来自导光结构的光，并从其形成朝向光子芯片的背面F2的光束。因此，阵列122的这种配置使得光能够穿过衬底10的整个厚度。

光子芯片1、2还包括准直结构15、16，该准直结构15、16集成在背面F2的层级处，并且配置为准直从表面耦合阵列122入射在所述结构15、16上的光束，并增加其模式尺寸。网络122实际上配置成将光束朝向集成在背面F2的层级处的准直结构15、16引导。

背面集成有准直结构的光子芯片旨在与面向该芯片布置的另一外部器件(例如，光子芯片)耦合，该另一外部器件即包括一根或多根光纤的器件，该器件包括与集成在芯片1、2中的准直结构15、16的输出的模式大小相同的至少一个光学输入和/或输出。在与单模光纤耦合的情况下，这将包括例如所谓的“扩展光束”连接器的外部器件，从而使得有可能从9.2μm的模式尺寸(单模光纤的模式尺寸)切换到已扩展为50-100μm的模式尺寸。

背面集成有准直结构的光子芯片还可用于在其集成了激光器(例如用于LIDAR(光检测和测距)应用)时在介质中发射非导光，或在介质中接收非导光。

在图2中表示的第一实施例中，准直结构是形成在光子芯片1的背面上的透镜15，该透镜改变了通过其的光的模式尺寸。透镜15采用球形屈光镜的形式，其中顶盖通常通过蚀刻形成在背面上。透镜15也可以是菲涅耳透镜。尤其是当该透镜由硅制成时,该透镜可以涂覆有抗反射层，例如厚度为λ/4的氮化硅层，其中λ是光束的波长。

在图3中表示的第二实施例中，准直结构16是被结构化为修改其中反射的光的模式尺寸的反射结构。它通常包括凹面球面镜，该凹面球面镜使来自表面耦合阵列122的入射光朝向正面F1反射，同时对反射光进行准直。这种反射结构可以通过形成如第一实施例中的透镜并通过在其上涂覆金属层(例如金层、银层或铝层)来产生。背面的反射式准直结构使得从芯片正面提取准直光束成为可能。

通过在光子芯片中集成准直结构，本发明使得有可能省去精细对准和将透镜固定在芯片上的昂贵步骤。对于集成在光子芯片中的准直结构，特别地应理解，所述结构是在晶片级上制造的，并且更特别地，所述结构的制造可集成到光子芯片的制造过程中。因此，有可能在光子芯片上一起制造多个准直结构。因此，多个准直结构15、16和多个表面耦合阵列122之间的单次对准操作是必要的(晶片级的光刻对准)。因此，有可能在同一晶片上同时制造多个芯片及其准直结构，使得对于多个芯片，不需执行多个对准，而仅需要单次对准。

此外，通过在光子芯片的背面F2的层级处集成准直结构，本发明使得有可能确保表面耦合阵列122与外部之间的光路具有通过衬底10的通道。表面耦合阵列122和准直结构15、16之间的光路可近似为衬底10的厚度，误差小于0.5％。对于厚度为750μm的硅衬底10，光子芯片的输出光束直径可以被扩展到约40μm。

在图3的实施例中，反射透镜16使得有可能使准直光束返回到正面F1。在试图将电子芯片安装在光子芯片的背面F2上的场景中，这种配置尤其令人感兴趣。在这种情况下，光子芯片的背面F2是无法到达的，而反射透镜16因此使得有可能在正面F1那一侧拾取该准直光束。该配置还被证明是有利的，因为由于在正面提取了该准直光束，因此对存在于导光层中的有源光子组件的测试变得容易。

菲涅耳损耗在穿过层11和衬底10之间的界面时被观察到：对于SiO2层11和硅衬底10，它们为0.8dB。为了限制这些损耗，在本发明可能的替代实施例中，在层11和衬底10之间布置抗反射层(例如，厚度为λ/4的氮化硅层，其中λ对应于光束波长)。还有可能不采用SiO2而是采用氮化硅或者SiO2子层和氮化硅子层的叠层来作为层11的材料。因此，穿过层11与衬底10之间的界面时的损耗在波长1.31μm处小于0.5dB。此外，为了减少穿过衬底10与空气之间的界面时的损耗，优选采用具有反射式准直结构16的第二实施例，尤其是当衬底10由硅制成时。

在另一个替代实施例中，选择介电衬底(例如通常由硼硅酸盐玻璃制成玻璃衬底)作为衬底10。这样的介电衬底使得有可能抑制层11-衬底10界面处的光损耗，并且如果适用的话，可以减小在衬底10-空气界面处的光损耗。该替代实施例可以在第一实施例和第二实施例中的任一个中使用。应当注意的是，对于厚度为560μm的玻璃衬底，光子芯片的输出光束直径可以被扩展到约70μm。因此，对于两个实施例，准直结构的矢状深度P(参见图6)约为4.6μm。

在图6中表示的另一替代实施例中，选择例如由硅制成的衬底作为衬底10，其中，在表面耦合阵列122与准直结构15、16之间的光路上形成了空气腔体或氧化物腔体18(分别通过在衬底10的直径D的表面上进行蚀刻或局部热氧化来形成)。然后在与正面F1相对的一侧上，在覆盖衬底10的层19中形成准直结构15、16。这种由硅制成的衬底使得有可能保持硅的导热性(例如，在激光器所在的点处)，并且仅在光朝向准直结构传播的点处使用折射率为1.45的氧化硅。

为了减小准直结构15、16的矢状深度P，准直结构15、16可以被具体化在形成在光子芯片1、2的背面上并且具有比衬底的有效折射率更高的有效折射率的层中。因此，有可能在波长1.31μm处使用折射率为2的氮化硅层，从而使得有可能将矢状深度P限制为大约2μm。

图4中表示根据图2的光子芯片1与根据图3的另一光子芯片3的耦合。另一光子芯片3形成在SOI衬底上，并且包括导光层120，该导光层120涂覆有封装层140(在此包括互连金属层级)并且与支撑衬底100间隔SiO₂埋层氧化物层110。它具有在封装层140的一侧的正面F10以及在衬底100的一侧的背面F20。镜面透镜160集成在背面F20的层级处。该透镜160具有与集成在根据本发明的芯片1的层级上的透镜15相同的特性。导光层120包括波导121'和表面耦合阵列122'，该表面耦合阵列122'配置为在与阵列齿在其上取向的表面相对的芯片面的方向沿着方向X发射/接收光(这样的阵列可例如被设计为在厚度为160nm的硅层中，其中阵列蚀刻齿被蚀刻在90nm的深度上)。

实施例的这一示例并不排除以下情况：根据本发明的芯片可以在背面F2上具有与另一芯片3对准的图案17，并且特定对准图案17旨在与在另一芯片的背面上的互补图案17'啮合，例如以确保在两个芯片1、3的背面F2、F20上的透镜15和160的机械对准。

此外，该图4中表示了例如借助于铜微柱20固定到光子芯片3的正面F10的电子芯片PE。因此，旨在控制或读取芯片3的有源光子组件的芯片PE借助于铜微柱20和穿过层140的金属层级124连接到这些形成在导光层120中的有源光子组件(包括例如调制器123)。

图5a和5b中表示了根据图3的光子芯片的两个替代实施例。这些替代实施例的不同之处在于，在图5a中，衬底10由介电材料制成，而在图5b中，其由半导体材料(通常为硅)制成，并与层11间隔抗反射层21。在这两个图中，衬底10在背面侧上涂覆有层19(例如氮化硅层)，其折射率比衬底的折射率高。

在这两个替代实施例的每一个中，表面耦合阵列122具有蚀刻齿，这些蚀刻齿不是朝向光子芯片的正面定向，而是朝向光子芯片的背面定向。因此，表面耦合阵列与背面上的准直结构的光耦合更加有效。这种出色的耦合效率使得有可能不必在源耦合阵列和正面之间布置反射镜。

此外，在图5a和5b这两个图中表示了例如借助于铜微柱20固定在光子芯片的背面F2的电子芯片P。旨在控制或读取有源光子组件的该芯片PE尤其借助于穿过衬底10的电互连通孔125连接到这些形成在光导层12中的有源光子组件(例如，包括调制器123)。

图6中表示了根据图2的光子芯片的替代实施例。如上所述，选择硅衬底作为衬底10，其中，在表面耦合阵列122和准直结构(在此为透镜15)之间的光路上形成空气腔体或氧化物腔体18。然后，在与正面F1相对的一侧上在覆盖衬底10的层19中形成透镜15。

在本发明的优选替代实施例中(该优选替代实施例适合于获得一种光束输入/光束输出不仅具有扩展的模式尺寸而且还具有扩展的光谱带的光子芯片)，表面耦合阵列122被设计为适合于相对于单模光纤的模式尺寸(通常为9.2μm)减小的模式尺寸(例如3μm)。在该替代实施例中，表面耦合阵列因此配置为接收从光导结构121引导的光/传输向导光结构121引导的光，以及形成朝向准直结构的模式尺寸小于6μm的光束/接收来自准直结构的模式尺寸小于6μm的光束。

应当注意的是，这种耦合阵列的设计并非仅为根据本发明的在背面具有集成的准直结构的芯片所独有的，而是可适用于任何光子芯片，其中这种阵列接收从波导引导的光/传输向波导引导的光，以形成/接收模式尺寸减小的光束，尤其适用于正面或背面上集成或组装有准直结构的光子芯片中，更尤其适用于集成一个或多个混合硅激光器的光子芯片或进行波长复用的芯片中。

下面的等式示出了表面耦合阵列的光发射角度θ与光波长λ的相关性：其中n₁₁是介电层11的折射率，n_eff是导光层12的有效折射率，并且Λ是阵列排距。通过针对λ推导该等式，可获得以下等式：

通过减小在表面耦合阵列的输入/输出处并且朝向/来自准直结构的光束的模式尺寸Do＝2*w_o，数值孔径NA增大了，因此在网络的输出处的光束的角度Φ为：其中在相位条件下，扩展的角度Φ将包含更多波长。通过布置面向该阵列的合适透镜，可大幅扩展“表面耦合阵列/透镜”系统的光谱带。以模式尺寸减小(为Do＝3μm)的阵列为例，光谱带因此扩展到大约100nm，对于9.2μm的标准模式尺寸阵列，光谱带仅为32nm。

模式尺寸减小的表面耦合阵列与标准阵列在物理上的不同之处在于该表面耦合阵列(在光传播的方向上)具有更小的长度，(在与光传播方向正交的方向上)具有更小的宽度，并且在于阵列线的蚀刻深度更不明显，如以下通过近似计算所例示的那样。

面对该阵列，穿过厚度为750μm的硅衬底10的扩展的光谱带光束可借助于孔径D＝130μm、半径为540μm且SAG＝4μm的透镜15来准直，并具有120μm的模式尺寸(而不是使用标准耦合阵列而具有40μm的模式尺寸)。该透镜相对于表面耦合阵列的这种配置的对准公差从针对标准模式尺寸为9.2μm的表面耦合阵列的+/-2μm减小到针对模式尺寸为3μm的表面耦合阵列的+/-0.5μm。由于该对准是利用光刻来实施的，因此无论可多么完美地实现，仍然存在这样的经减小的对准公差。

在下文中描述了用于制造根据本发明的光子芯片的方法的两个示例，更具体地为，用于制造根据图3中表示的第二实施例的芯片的方法以及用于制造根据图6中表示的第一实施例的芯片的方法。

在图7a-7i所示的第一示例的范围内，该方法开始于以下步骤(图7a)：提供在表面硅层和硅衬底30之间***有埋层氧化物层13的SOI衬底，并且通过以下方式来制造光子组件(波导121、表面耦合阵列122、PN调制器123等)：对表面层进行部分局部蚀刻或全局部蚀刻，并在为调制器的情况下还进行注入。在该图中，对于调制器，光垂直于该图的平面传播，并且对于波导和表面耦合阵列，光在该图的平面中传播。

然后进行以下步骤(图7b)：形成由介电材料制成的BEOL封装层11，该层包括与导光层12中的有源光子组件(在本文中为调制器123)的电互连金属层124。

在封装层11上安装并随后键合(图7c)由介电材料(例如SiO₂)制成的衬底10。该步骤不要求键合期间的精确对准(因为准直结构尚未产生)。如果需要的话，可以进行对衬底10的薄化，以获得通常在50μm到750μm之间的厚度。或者，使用涂覆有抗反射层的、由半导体材料(例如硅)制成的衬底，该抗反射层是在进行键合之后被***在衬底和封装层11之间的。

随后在衬底10上沉积氮化硅层19(图7d)，然后在氮化硅层中形成透镜15(图7e)。形成透镜15可包括进行机械蚀刻(例如激光器加工)或干化学蚀刻(称为RIE即"反应离子蚀刻(Reactive Ion Etching)")，以在层19的表面上形成球形屈光度。蚀刻可在通过掩模隔离感光树脂后进行，以形成树脂凸起部和所述凸起部的许变。透镜15也可以借助于所谓的“灰色调”光刻技术来制造。随后在透镜15上沉积金属层，以形成凹球面镜16，该凹球面镜适合于修改在其上反射的光的模式尺寸。透镜15也可以是菲涅耳透镜(Fresnel lens)，尤其是当矢状深度SAG高(通常大于几十μm)时。

随后进行以下步骤(图7g)：例如通过激光器蚀刻形成穿过衬底10的通孔，并用金属填充这些通孔以形成电互连通孔125，电互连通孔125连接到层11中的那些电互连通孔124，使得有可能将有源光子组件(例如调制器123)连接到电子芯片。随后翻转晶片并移除硅衬底30(图7h)。然后，使表面耦合阵列122的蚀刻齿定向为朝向背面。

随后通过以下方式来制造激光器LA：在层13上产生多个III-V型层的叠层S、对该对准进行结构化以形成激光器的增益介质、制造电极E、以及形成第二封装层14(图7i)。

图8a-8f示出了用于制造根据本发明的光子芯片的方法的第二示例。该方法开始于以下步骤(图8a)：提供在表面硅层和硅衬底30之间***有埋层氧化物层13的SOI衬底，并且通过以下方式制造光子组件(波导、表面耦合阵列、PN调制器等)：对该表面层进行部分局部蚀刻或全局部蚀刻，并在为调制器的情况下还进行注入。随后进行以下步骤：形成由介电材料制成的BEOL封装层11。该方法(图8b)使用例如由硅制成的第二衬底10，，在该第二衬底10中形成有一个或多个空气腔体或氧化物腔体18。衬底10涂覆有氧化硅、氮化硅或氧化硅和氮化硅混合物的层19。腔体18可以通过TMAH硅化学蚀刻(相对于介电层19的高选择性硅蚀刻)形成。该腔体的尺寸例如为500μmx 500μm。它具有以下目标：1)增加相对于硅衬底的焦距，2)促进透镜(其是随后在层19中制造的)与表面耦合阵列的光刻对准。实际上，透镜和表面耦合阵列之间的对准是在被硅(而不是被氮化硅或氧化硅)吸收的波长处进行的。然后使用对准图案(未示出)来执行该对准，该对准图案是在包括表面耦合阵列的导光层12中产生的。

将两个衬底键合在一起(图8c)。通过对层19进行干蚀刻来形成透镜(图8d)。

随后进行以下步骤：翻转该结构(随后发现表面耦合阵列122的蚀刻齿被定向为朝向背面)，移除硅衬底30，并通过以下方式来制造激光器：在层13上产生多个III-V型层的叠层S、对该对准进行结构化以形成激光器的增益介质、制造电极E、并形成第二封装层14(图8e)。

在上述描述中，描述了在将衬底10键合到层11上之后，由层19和衬底10形成透镜的实施例。显然，有可能在将衬底10键合到层11上之前，在由层19和衬底10形成的叠层中制造透镜。在这种情况下，透镜可以按达到1μm的出众的精度与表面耦合阵列对准。

本发明不仅限于光子芯片，而还扩展到一种光子芯片的制造方法，尤其是扩展到一种在同一晶片上一起制造多个芯片的方法。该方法包括在芯片的背面的层级处形成准直结构，以及形成表面耦合阵列，该表面耦合阵列配置成从导光结构接收光，并形成方向朝向准直结构的光束。

本发明还扩展到一种系统，该系统包括根据本发明的光子芯片以及外部器件，该外部器件配备有准直结构，该准直结构的模式尺寸与光子芯片的输入/输出光束的模式尺寸相适应，并且其旨在例如在单模光纤上重新会聚光束。

本发明还涉及这样一种光子芯片，该光子芯片适于在硅衬底上集成一个或多个混合激光器，例如具有由III-V型半导体材料制成的增益介质的激光器。该光子芯片旨在将多个激光器发射的波长梳提供给另一不包括激光器的光子芯片(例如，参见图4)，或者实际上旨在发射自由传播的光束。