阅读说明：本技术 一种核磁共振梯度功率放大器的静态电流消除电路及方法 (Quiescent current eliminating circuit and method of nuclear magnetic resonance gradient power amplifier ) 是由 李正刚 李晶晶 于 2019-09-30 设计创作，主要内容包括：本发明提出了一种核磁共振梯度功率放大器的静态电流消除电路,包括FPGA控制器、第一数模转换器DAC、比例电阻、梯度功率放大器、测量电阻和梯度线圈依次串连,所述梯度线圈的输出端通过Blank开关接地,所述FPGA控制器还连接第二数模转换器DAC,所述第二数模转换器DAC的输出端通过偏置比例电阻连接至梯度功率放大器的输入端。本发明通过迭代检测静态电流、计算反馈电压的方法,使静态电流趋于零,同时使用Blank开关隔离梯度功率放大器和梯度线圈回路,阻断静态电流的输出,成为不受外界信号影响、理想的无静态电流梯度功率放大器。(The invention provides a static current eliminating circuit of a nuclear magnetic resonance gradient power amplifier, which comprises an FPGA controller, a first digital-to-analog converter DAC, a proportional resistor, a gradient power amplifier, a measuring resistor and a gradient coil which are sequentially connected in series, wherein the output end of the gradient coil is grounded through a Blank switch, the FPGA controller is also connected with a second digital-to-analog converter DAC, and the output end of the second digital-to-analog converter DAC is connected to the input end of the gradient power amplifier through an offset proportional resistor. The invention leads the quiescent current to be zero by a method of iteratively detecting the quiescent current and calculating the feedback voltage, and simultaneously uses a Blank switch to isolate the gradient power amplifier and the gradient coil loop, blocks the output of the quiescent current and becomes an ideal quiescent current-free gradient power amplifier which is not influenced by external signals.)

一种核磁共振梯度功率放大器的静态电流消除电路及方法

技术领域

本发明涉及一种核磁共振梯度功率放大器的静态电流消除电路及方法。

背景技术

核磁共振谱仪是应用核磁共振原理研制生产的，它通过向置于均匀强磁场中的被测物体发射高功率射频脉冲激发被测物体原子核的共振现象，并通过累加、相位编码、梯度选择等方法获取目标样品区域或频谱区域的核磁共振信号。相位编码和梯度选择方法常通过梯度功率放大器输出指定功率的脉冲电流，该电流在梯度线圈中形成线性变化的梯度磁场，使被测样品的各个区域所在的磁场在Z、X、Y方向上的共振特性被精确编码，从而精确地选择目标样品区域或频谱区域的核磁共振信号。为了实现选择的准确性，客观要求核磁共振谱仪的梯度功率放大器输出的脉冲电流线性好、精度高、形状准确、正负脉冲对称性好。

核磁共振谱仪中，梯度功率放大器作为一种模拟功率放大部件，其输出直接与安装于磁体中心的梯度线圈相连，梯度线圈内部近距离安装射频线圈，在实际工作中，核磁共振谱仪对梯度系统有如下要求：

1)梯度功率放大器的输出为脉冲形式，在不输出脉冲时，梯度功率放大器的理想输出电流应为0。梯度功率放大器作为一种模拟功率部件，其内部由大量的运算放大器、功率管等组成，而运算放大器、功率管等模拟器件存在输出偏置的固有特性，在梯度功率放大器中表现为梯度功放输入电压为0时，梯度功率放大器仍会输出不为0的静态电流，根据这些模拟器件的不同特性，静态电流从微安培到毫安培变化。梯度功率放大器的静态电流流经梯度线圈时，梯度线圈会产生Z、X或Y方向的磁场，使超导磁体的磁场均匀性被破坏。

2)当梯度功率放大器存在微弱的静态电流的情况下，可以通过室温匀场进行补偿，但补偿是恒定的，且在核磁测试过程中不可改变，梯度静态电流发生改变，将导致补偿失效。梯度功率放大器作为一种模拟电路，其供电电源电压发生飘移等状态改变时，其静态电流将发生改变，使补偿失效，特别是核磁共振谱仪进行长时间测试时，累计的静态电流飘移会导致测试结果严重变差。

3)梯度功率放大器的输出不应受核磁共振谱仪中其他部件的影响。在核磁共振谱仪中，梯度线圈既是梯度场的发射线圈，但同时也是音频接收线圈，梯度线圈会接收到梯度线圈中间安装的射频线圈的射频脉冲以及外部空间的干扰信号，这些信号通过线缆输入梯度功率放大器将使梯度功率放大器的输出电流产生波动，并同时生成干扰脉冲再输出到梯度线圈，使磁场严重恶化，降低测试信号质量，甚至导致测试结果产生错误。

4)梯度功率放大器的线性度好，输出形状必须准确。核磁常使用多个输出大小呈精确比例关系的梯度脉冲对被测样品进行梯度编码。实际上梯度功率放大器本身存在静态电流，使理论上需要严格比例关系的梯度脉冲偏移理论的比例关系，也使形状脉冲偏离理想的函数形状，客观要求梯度功率放大器的静态电流应达到微安级。

为达到以上要求，现有技术的方法为：

1)由于静态电流是一直存在并且变化的，通过优化器件只能减小，无法消除，一般采用两种办法消除：

a.每间隔一段时间测量一次静态电流的大小，并通过软件的方法将该偏置电流设置在梯度电流的数字控制值中，以消除偏置电流；

b.每次核磁检测之间通过室温匀场的X、Y、Z方向产生额外的电流以抵消由对应方向上梯度静态电流所产生的磁场。

2)为了避免梯度线圈接收到外部干扰信号，常在梯度功率放大器连接梯度线圈的线缆中间串联一低通滤波器，以过滤射频线圈发出的高频信号干扰。

现有技术的缺点在于：

1)每间隔一段时间测量静态电流的方法常由人工进行测量，并将测量值记录到控制软件，由于实施的时间具有不确定性，时间点难以固定，需要专业维护人员进行测量，普通用户难以操作，且在进行长时间核磁测试的过程中，无法进行静态电流测量。

2)通过室温匀场的方法抵消X、Y、Z方向的静态电流产生的磁场，短时间内可以消除静态电流的影响，但在静态电流发生变化时，匀场却不能及时进行，无法彻底地消除静态电流的影响。由于匀场不能在核磁检测过程中进行，时间越长的核磁检测将遭受越严重的静态电流影响，导致核磁检测质量变差甚至数据无效。

3)由于梯度功率放大器工作在音频范围内，通过串联的滤波器消除外界干扰的方法使得滤波器的体积很大，系统的整体结构变得复杂，而且滤波器不能消除音频范围以内的外部干扰信号，对带外的信号也仅是有一定的抑制作用，依然会有一部分干扰信号进入梯度功率放大器，使梯度功率放大器的静态电流产生变化。

发明内容

本发明提出一种无静态电流核磁共振梯度功率放大器和静态电流消除电路及方法，使用Blank开关隔离梯度功率放大器和梯度线圈回路，阻断静态电流的输出，避免外界信号对梯度功率放大器产生的影响，同时通过迭代检测静态电流、计算反馈电压的方法，使静态电流趋于零，使梯度功率放大器成为不受外界信号影响、理想的无静态电流梯度功率放大器。

本发明的技术方案是这样实现的：

一种核磁共振梯度功率放大器的静态电流消除电路，包括FPGA控制器1、第一数模转换器DAC2、比例电阻4、梯度功率放大器7、测量电阻8和梯度线圈15依次串联连接，所述梯度功率放大器7的输入端和输出端上并联连接反馈比例电阻6，所述梯度线圈15通过Blank开关16接地连接，其特征在于，所述FPGA控制器1还连接第二数模转换器DAC3的输入端，所述第二数模转换器DAC3的输出端连接偏置比例电阻5，所述偏置比例电阻5也连接至梯度功率放大器7的输入端。

优选地，所述梯度功率放大器7的输出端与梯度线圈15之间还连接有测量电阻8，差分放大器9的两个输入端分别连接至测量电阻8的两端。

优选地，所述差分放大器9的输出端连接至第一单刀双掷开关10的不动端，第一单刀双掷开关10的第一动端连接至第一反馈放大器11的输入端，所述第一反馈放大器11的输出端连接至第二单刀双掷开关13的第一动端，所述第二单刀双掷开关13的不动端连接至模数转换器ADC 14的输入端，所述模数转换器ADC 14输出端连接至FPGA控制器1。

优选地，所述第一单刀双掷开关10的第二动端连接至第二反馈放大器12的输入端，所述第二反馈放大器12的输出端连接至第二单刀双掷开关13的第二动端。

优选地，所述第一反馈放大器11的放大倍数大于第二反馈放大器12，第一反馈放大器11用于检测小于1mA的静态电流，第二反馈放大器12用于检测大于1A的梯度电流。

一种核磁共振梯度功率放大器的静态电流消除方法，FPGA控制器1接收外部梯度控制数据，并驱动第一数模转换器DAC2生成电压波形，该电压经由比例电阻4、反馈比例电阻6和梯度功率放大器7组成的比例功率放大器放大后输出梯度电流I，梯度电流I输出到梯度线圈15，并在梯度线圈15中形成梯度磁场，其特征在于，所述FPGA控制器(1)还同时根据误差电流ΔD驱动第二数模转换器DAC3生成反向的反馈电压-ΔD，所述反馈电压-ΔD经过偏置比例电阻5后输入至梯度功率放大器7，消除梯度功率放大器7的静态电流。

优选地，具体包括以下步骤：

S1，t0时段，梯度功率放大器7工作于梯度输出模式输出梯度电流I，Blank开关16由外部信号进行控制，FPGA控制器1接收外部梯度控制数据，并驱动第一数模转换器DAC2生成电压波形，梯度功率放大器7上电或接收外部信号触发，FPGA控制器1切换为静态电流调整模式，进入t1时段；

S2，t1时段，FPGA控制器1关闭外部输入的梯度控制信号和Blank开关16信号，将Blank开关16置置0断开，使梯度功率放大器的电流输出为0，并将第一数模转换器DAC2、第二数模转换器DAC3的输出清零；

S3，t2时段，FPGA控制器1切换第一单刀双掷开关10、第二单刀双掷开关13至第一反馈放大器11，使测量电阻8上的电压输入到模数转换器ADC 14；FPGA控制器(1)通过模数转换器ADC 14持续地采集电流输出为0时的电压值，并将该值记为静态电流调整目标值D_Zero；

t2持续指定的时间以确保目标值D_Zero稳定、准确，然后进入t3时段。

S4，t3时段，将Blank开关16置1导通，使梯度功率放大器的静态电流流出，并通过第一反馈放大器11和模数转换器ADC 14持续检测输出的静态电流大小D_Current；

FPGA控制器(1)计算误差电流ΔD：误差电流ΔD＝静态电流D_Current-静态电流调整目标值D_Zero；

FPGA控制器(1)根据误差电流ΔD控制第二数模转换器DAC(3)生成反向的误差反馈电压-ΔD，误差反馈电压-ΔD经过偏置比例电阻(5)后输入至梯度功率放大器(7)抵消静态电流D_Current，以消除静态电流；

S5、t4时段，保持第二数模转换器DAC3的输出，将Blank开关16置0断开，模数转换器ADC 14停止采集，切换第一单刀双掷开关10、第二单刀双掷开关13至第二反馈放大器12，持续指定的时间后退出静态电流调整模式，进入t5时段；

S6、t5时段，梯度功率放大器7工作于梯度输出模式，t3时段计算的误差反馈电压-ΔD保持，FPGA控制器1接入外部输入的梯度控制信号和Blank开关信号，由外部控制器控制梯度功率放大器工作，同时模数转换器ADC 14持续采集，监测输出的梯度波形。

优选地，步骤S3中，FPGA控制器(1)不断对采集的静态电流调整目标值D_Zero进行平均计算，并将平均值设为调整目标值D_Zero，静态电流调整目标值D_Zero对应输出电流为0时检测电路的偏置电压。

优选地，步骤S4中，如果误差电流ΔD大于设定阈值，则迭代计算误差反馈值以减小静态电流，反馈流程如下：

a.将误差电流ΔD送入FPGA控制器(1)的PID计算模块，计算第二数模转换器DAC(3)的控制值；

b.将计算的控制值写入第二数模转换器DAC(3)；

c.第二数模转换器DAC(3)产生的电压在梯度功率放大器(7)中形成与实际静态电流方向相反的电流，使静态电流被抵消；

d.重复采集静态电流、计算误差电流ΔD、写入新的反馈值，直到静态电流大小D_Current小于阈值。

优选地，步骤S4中，如果误差电流ΔD小于阈值，停止计算新的反馈值，持续监测静态电流t秒，如果静态电流大小D_Current持续保持小于阈值，则进入t4，否则重复步骤S4直到t秒内误差电流ΔD满足阈值要求。

本发明产生的有益效果为：采用Blank开关隔离梯度功率放大器和输出与梯度线圈，使静态电流无法输出，从而避免静态电流对磁场的影响，也防止射频线圈等外界因素导致梯度输出异常或静态电流发生改变。同时采用差分测量电阻、高增益放大器、高精度模数转换器ADC和数模转换器DAC形成静态电流采集和反馈回路，并使用PID算法自动迭代消除静态电流的方法，使梯度功率放大器的输出静态电流减小到微安级，从而保证梯度功率放大器输出保持精确的形状和对称性；静态电流监测和消除系统全自动操作，使用方便，实现了理想的高线性度、高对称性、无静态电流的梯度功率放大器。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的电路原理框图。

图2为静态电流调整时序图。

图3为静态电流调整流程图。

具体实施方式

下面将结合本发明实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示一种核磁共振梯度功率放大器的静态电流消除电路，包括FPGA控制器1、第一数模转换器DAC2、比例电阻4、梯度功率放大器7、测量电阻8和梯度线圈15依次串连，所述梯度功率放大器7的输入端和输出端上并联连接反馈比例电阻6，所述梯度线圈15通过Blank开关16接地连接。

FPGA控制器1还连接第二数模转换器DAC3的输入端，所述第二数模转换器DAC3的输出端连接偏置比例电阻5，所述偏置比例电阻5也连接至梯度功率放大器7的输入端。梯度功率放大器7的输出端与梯度线圈15之间还连接有测量电阻8，差分放大器9的两个输入端分别连接至测量电阻8的两端。

其中，差分放大器9的输出端连接至第一单刀双掷开关10的不动端，第一单刀双掷开关10的第一动端连接至第一反馈放大器11的输入端，所述第一反馈放大器11的输出端连接至第二单刀双掷开关13的第一动端，所述第二单刀双掷开关13的不动端连接至模数转换器ADC 14的输入端，所述模数转换器ADC 14输出端连接至FPGA控制器1；第一单刀双掷开关10的第二动端连接至第二反馈放大器12的输入端，所述第二反馈放大器12的输出端连接至第二单刀双掷开关13的第二动端。

其中，第一反馈放大器11的放大倍数大于第二反馈放大器12，第一反馈放大器11用于检测1mA以下的静态电流，第二反馈放大器12用于检测1A以上的梯度电流，且第一反馈放大器11和第二反馈放大器12的最大输出接近模数转换器ADC 14的最大允许输入，以保证最大的检测电流分辨率。

FPGA控制器1接收外部梯度控制数据，并驱动第一数模转换器DAC2生成电压波形，该电压经由比例电阻4、反馈比例电阻6和梯度功率放大器7组成的比例功率放大器放大后输出梯度电流I，梯度电流I经测量电阻8输出到梯度线圈15，并在梯度线圈15中形成梯度磁场。

FPGA控制器1还同时根据误差电流ΔD驱动第二数模转换器DAC3生成反向的恒定反馈电压，所述恒定反馈电压经过偏置比例电阻5后输入至梯度功率放大器7，消除梯度功率放大器7的静态电流。

本实施例中，Blank开关16的开关时序与梯度电流I的输出同步，即当梯度电流I输出时，Blank开关16打开，使梯度电流I正常输出，当梯度电流I不输出时，Blank开关16关断；当Blank开关16关断时，梯度功率放大器的静态电流被阻断，防止静态电流流到梯度线圈15；当Blank开关16打开时，梯度功率放大器的输出与静态电流一起叠加输出到梯度线圈产生磁场。

实施例中梯度功率放大器7由多级运算放大器和功放管等组成，运算放大器和功放管存在固有的静态偏置，梯度功率放大器7在输入为0时，其输出也存在一定大小的静态电流，该电流界于几微安到几十毫安之间。静态电流导致以下问题：1)静态电流最终在梯度线圈15中形成一定强度的Z、X或Y方向的梯度磁场，使磁场的均匀性被破坏；2)静态电流将叠加在正常输出的梯度电流I中，使最终输出的梯度电流I产生偏置，使梯度波形的形状和比例关系偏离理论值。

梯度电流I流经测量电阻8时，测量电阻8两侧将形成电压V＝I×R_s，电压V被差分放大器9检测放大输出，并经第一单刀双掷开关10选择性地输出到第一反馈放大器11或第二反馈放大器12。其中，第一反馈放大器11的放大倍数大，用于检测小于1mA的微弱的静态电流；第一反馈放大器11的放大倍数小，用于检测正常输出的1A以上梯度电流。第一反馈放大器11或第二反馈放大器12的输出送到模数转换器ADC14，模数转换器ADC14在FPGA控制器1的控制下将输出电压转换为数字信号。

梯度功率放大器7工作于两种模式：静态电流调整模式和梯度输出模式。

当梯度功率放大器工作在静态电流调整模式时，第一单刀双掷开关10和第二单刀双掷开关13切向第一反馈放大器11，静态电流在测量电阻8上形成的微弱电压经差分放大器9和第一反馈放大器11放大，在允许的静态电流范围内，第一反馈放大器11输出信号的电压接近于模数转换器ADC14的最大允许输入；

当梯度功率放大器7工作于梯度输出模式时，第一单刀双掷开关10和第二单刀双掷开关13切向第二反馈放大器12，1A以上的梯度电流在测量电阻8上形成的强电压经差分放大器9和第二反馈放大器12放大，输出最大电压接近于模数转换器ADC14的最大允许输入电压。

一种核磁共振梯度功率放大器的静态电流消除方法，具体包括以下步骤：

S1，t0时段，梯度功率放大器7工作于梯度输出模式，Blank开关16由外部信号进行控制，FPGA控制器1接收外部梯度控制数据，并驱动第一数模转换器DAC2生成电压波形，梯度功率放大器7上电或接收外部信号触发，FPGA控制器1切换为静态电流调整模式，进入t1时段。

S2，t1时段，FPGA控制器1关闭外部输入的梯度控制信号和Blank开关16信号，将Blank开关(16)置0断开，使梯度功率放大器的电流输出为0，并将第一数模转换器DAC(2)、第二数模转换器DAC(3)的输出清零；

S3，t2时段，FPGA控制器1切换第一单刀双掷开关10、第二单刀双掷开关13至第一反馈放大器11，使测量电阻8上的电压输入到模数转换器ADC 14；模数转换器ADC 14持续地采集电流输出为0时的电压值，并将该值记为静态电流调整目标值D_Zero；

FPGA控制器(1)不断对采集的静态电流调整目标值D_Zero进行平均计算，并将平均值设为调整目标值D_Zero，静态电流调整目标值D_Zero对应输出电流为0时检测电路的偏置电压，这种方法使最终调节的静态电流得以消除采样电路所引入的误差。

t2持续指定的时间以确保采集到的值稳定，然后进入t3时段。

S4，t3时段，将Blank开关16置1导通，使梯度功率放大器的静态电流流出，并通过第一反馈放大器11和模数转换器ADC 14持续检测输出的静态电流大小D_Current，FPGA控制器(1)计算误差电流ΔD：

误差电流ΔD＝静态电流D_Current-静态电流调整目标值D_Zero

其中D_Current检测的是梯度功率放大器静态电流在检测电阻8上形成的电压和反馈检测电路部分的偏置电压之和，D_Zero则是反馈检测电路的偏置电压，两者的差值为误差电流ΔD，即实际梯度功率放大器电路本身存在静态电流，FPGA控制器1根据误差电流ΔD，用PID算法计算反馈值，并驱动第二数模转换器DAC3生成反向的误差电流-ΔD形经过偏置比例电阻5后输入至梯度功率放大器7，反复迭代，最终将静态电流减小到uA级水平。

检测静态电流和计算反馈电压过程中，如果误差电流ΔD大于设定阈值，则迭代计算误差反馈值以减小静态电流，计算流程如下：

a.将误差电流ΔD送入FPGA控制器(1)的PID计算模块，计算第二数模转换器DAC(3)的控制值；

b.将计算的控制值写入第二数模转换器DAC(3)；

c.第二数模转换器DAC(3)产生的电压在梯度功率放大器(7)中形成与实际静态电流方向相反的电流，使静态电流被抵消；

d.重复采集静态电流、计算误差电流ΔD、写入新的反馈值，直到静态电流大小D_Current小于阈值。

检测静态电流和计算反馈电压过程中，如果误差电流ΔD小于阈值，停止计算新的反馈值，持续监测静态电流t秒，如果静态电流大小D_Current持续保持小于阈值，则进入t4，否则重复迭代计算步骤直到t秒内误差电流ΔD满足阈值要求。

S5、t4时段，保持第二数模转换器DAC3的输出，将Blank开关16置0断开，模数转换器ADC 14停止采集，切换第一单刀双掷开关10、第二单刀双掷开关13至第二反馈放大器12，持续指定的时间后退出静态电流调整模式，进入t5时段；

S6、t5时段，梯度功率放大器7工作于梯度输出模式，t3时段计算的误差电流ΔD保持，FPGA控制器1接入外部输入的梯度控制信号和Blank开关信号，由外部控制器控制梯度功率放大器工作，同时模数转换器ADC 14持续采集，监测输出的梯度波形，以对输出波形的正确性进行判断，接收的梯度波形通过通信接口传出，用于对梯度系统的工作状态进行监测。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。