阅读说明：本技术 同步故障注入的故障攻击防护 (Fault attack protection for synchronous fault injection ) 是由 斯特凡·多尔 马库斯·雷格纳 桑迪普·贾殷 于 2019-06-12 设计创作，主要内容包括：本发明涉及同步故障注入的故障攻击防护。各种实施例涉及一种电路,其包括：第一安全电路,其被配置成接收输入并产生第一输出；第一延迟电路,其被配置成接收所述第一输出并产生延迟时间N的第一延迟输出；第二延迟电路,其被配置成接收所述输入并产生延迟时间N的延迟输入；第二安全电路,其被配置成接收所述延迟输入并产生第二延迟输出；以及比较器,其被配置成比较所述第一延迟输出与所述第二延迟输出并产生结果,其中当所述第一延迟输出匹配所述第二延迟输出时所述结果是所述第一延迟输出或所述第二延迟输出中的一个且当所述第一延迟输出不匹配所述第二延迟输出时所述结果是误差值。(The invention relates to fault attack protection for synchronous fault injection. Various embodiments relate to a circuit, comprising: a first safety circuit configured to receive an input and to generate a first output; a first delay circuit configured to receive the first output and generate a first delayed output of delay time N; a second delay circuit configured to receive the input and generate a delay input of delay time N; a second safety circuit configured to receive the delay input and to generate a second delay output; and a comparator configured to compare the first delayed output and the second delayed output and generate a result, wherein the result is one of the first delayed output or the second delayed output when the first delayed output matches the second delayed output and an error value when the first delayed output does not match the second delayed output.)

同步故障注入的故障攻击防护

技术领域

本文中所公开的各种示例性实施例大体上涉及同步故障注入的故障攻击防护。

背景技术

已经开发了各种用于攻击加密硬件的方案，包括将故障注入到加密硬件中的故障攻击。接着，攻击者可以引发故障并分析结果以获得关于加密硬件例如加密密钥的秘密信息。

发明内容

下文呈现各种实施例的概述。在以下概述中可以做出一些简化和省略，其意在突出并介绍各种示例性实施例的一些方面，但不限制本发明的范围。在稍后的章节中将描述足以允许本领域的普通技术人员获得且使用本发明概念的示例性实施例的详细描述。

各种实施例涉及一种电路，其包括：第一安全电路，其被配置成接收输入并产生第一输出；第一延迟电路，其被配置成接收所述第一输出并产生延迟时间N的第一延迟输出；第二延迟电路，其被配置成接收所述输入并产生延迟时间N的延迟输入；第二安全电路，其被配置成接收所述延迟输入并产生第二延迟输出；以及比较器，其被配置成比较所述第一延迟输出与所述第二延迟输出并产生结果，其中当所述第一延迟输出匹配所述第二延迟输出时所述结果是所述第一延迟输出或所述第二延迟输出中的一个且当所述第一延迟输出不匹配所述第二延迟输出时所述结果是误差值。

描述各种实施例，其中N值是随机选择的。

描述各种实施例，其中N值周期性地改变。

描述各种实施例，其另外包括：第三延迟电路，其被配置成接收结果并产生延迟时间M的延迟结果。

描述各种实施例，其中N值是随机选择的且值M＝x-N，其中x是恒定总延迟值。

描述各种实施例，其中N和M值周期性地改变。

一种由电路安全地产生输出的方法，其包括：由第一安全电路接收输入并产生第一输出；由第一延迟电路接收输出并产生延迟时间N的第一延迟输出；由第二延迟电路接收输入并产生延迟时间N的延迟输入；由第二安全电路接收延迟输入并产生第二延迟输出；以及由比较器比较第一延迟输出与第二延迟输出并产生结果，其中当第一延迟输出匹配第二延迟输出时结果是第一延迟输出或第二延迟输出中的一个，且当第一延迟输出不匹配第二延迟输出时结果是误差值。

描述各种实施例，其中N值是随机选择的。

描述各种实施例，其中N值周期性地改变。

描述各种实施例，其中另外包括：由第三延迟电路接收结果并产生延迟时间M的延迟结果。

描述各种实施例，其中所述N值是随机选择的且所述值M＝x-N，其中x是恒定总延迟值。

描述各种实施例，其中N和M值周期性地改变。

另外的各种实施例涉及一种电路，其包括：第一延迟电路，其被配置成接收输入并产生延迟时间a·N的第一延迟输入，其中N是时间延迟且a是从0到n的标量值；第二延迟电路，其被配置成接收输入并产生延迟时间b·N的第二延迟输入，其中b是从0到n的标量值；第三延迟电路，其被配置成接收输入并产生延迟时间c·N的第三延迟输入，其中c是从0到n的标量值；第一安全电路，其被配置成接收第一延迟输入并产生第一延迟输出；第二安全电路，其被配置成接收第二延迟输入并产生第二延迟输出；第三安全电路，其被配置成接收第三延迟输入并产生第三延迟输出；第四延迟电路，其被配置成接收第一延迟输出并产生延迟时间(n-a)·N的第四延迟输出；第五延迟电路，其被配置成接收第二延迟输出并产生延迟时间(n-b)·N的第五延迟输出；第六延迟电路，其被配置成接收第三延迟输出并产生延迟时间(n-c)·N的第六延迟输出；以及比较器，其被配置成比较第四延迟输出、第五延迟输出和第六延迟输出并产生结果，其中当第四延迟输出、第五延迟输出和第六延迟输出均彼此相等时结果是第四延迟输出、第五延迟输出或第二延迟输出中的一个，否则结果是误差值。

描述各种实施例，其中N值是随机选择的。

描述各种实施例，其中N值周期性地改变。

描述各种实施例，其另外包括：第三延迟电路，其被配置成接收结果并产生延迟时间M的延迟结果。

描述各种实施例，其中N值是随机选择的且值M＝x-N，其中x是恒定总延迟值。

描述各种实施例，其中N和M值周期性地改变。

描述各种实施例，其中标量值a、b和c中的至少两个是不同的。

附图说明

为了更好地理解各种示例性实施例，参看附图，在附图中：

图1示出使用冗余安全电路的安全电路；

图2示出使用具有额外延迟的冗余安全电路的安全电路的实施例；以及

图3示出使用具有额外延迟的冗余安全电路的安全电路的另一实施例。

为了便于理解，相同的附图标号已用于指代具有大体上相同或类似结构和/或大体上相同或类似功能的元件。

具体实施方式

描述和附图示出本发明的原理。因此，将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但其体现本发明的原理且包括于本发明的精神和范围内。此外，本文中所引述的所有例子主要明确地意图出于教学目的以辅助读者理解本发明的原理和由发明人所提供用以深化本领域的概念，且所有例子应视为并不限制此类特定引述例子和条件。另外，除非另有指示(例如，“或另外”或“或在替代方案中”)，否则本文中所使用的术语“或”是指非排他性的或(即，和/或)。此外，本文中所描述的各种实施例未必相互排斥，这是因为一些实施例可与一个或多个其它实施例组合，从而形成新的实施例。

安全电路的攻击者(例如密码加速器)可能试图以细粒度(理想地逐位)破坏这些电路的输出，以便观察整个装置的反应或产生有利的反应。为此目的可以采用例如激光攻击等的故障攻击。在此攻击中，激光束聚焦在电路的特定部分上，以引起特定位或位组中的故障。通过在正常操作期间观察到安全电路的输入和输出且接着在引发故障时观察电路的操作，攻击者可以执行统计和/或其它分析以获得关于例如加密密钥的安全信息的信息。

作为针对这种故障攻击的对策，可以例如利用安全电路的两个或更多个实例以及与比较逻辑组合的冗余安全电路的输出来冗余地实施安全电路。即比较两个不同电路的输出，且如果它们匹配，那么输出有效，且如果输出不匹配，那么输出无效。图1示出使用冗余安全电路的安全电路100。具体来说，加密核心110和115接收相同输入数据105。两个加密核心110和115的操作在时间上是同步的。接着将两个加密核心110和115的输出输入到比较和感染对策电路120中。如果两个加密核心的输出匹配，那么加密核心110和115的输出视为有效并作为结果125输出。如果两个加密核心的输出不匹配，那么由比较和感染对策电路120产生误差值作为结果，其中将误差***在结果中以影响比被攻击者破坏的位数多的位数。因此，试图仅修改结果125的几位的攻击者最终会干扰大量的位。这限制了攻击者可以通过此类攻击学到的东西。比较和感染对策电路还可被称作比较器。

以前认为很难在校正的时间协调对安全电路的多个实例的攻击。安全电路的这种冗余实施要求攻击者同时攻击所有实例并且具有更难以实现的精确定时。然而，研究人员已经设计出新的方法来同时协调对安全电路的所有冗余实例的攻击，例如使用光学方法，如用棱镜***激光束。这些方法克服了先前同步攻击的高障碍。

现在将描述保护电路免受这些简单同步攻击的实施例。可以通过在冗余实例中的不同位置处的电路中***延迟来抵消这种攻击。

图2示出使用具有额外延迟的冗余安全电路的安全电路的实施例。具体来说，安全电路包括加密核心210和215、比较和感染对策电路220，以及延迟电路230、235和240。加密核心210接收输入数据205。加密核心210接着处理输入数据并产生馈送到延迟电路230中的输出。延迟电路230使加密核心210的输出延迟时间N。延迟电路的输出接着输入到比较和感染对策电路220。输入数据205也是到延迟电路235的输入，所述延迟电路使输入205延迟时间N。加密核心215接着从延迟电路235接收延迟输入。加密核心215的输出接着输入到比较和感染对策电路220中。如果加密核心215的输出和延迟电路230匹配，那么加密核心输出视为有效。如果加密核心215的输出和延迟电路230不匹配，那么通过比较和感染对策电路220产生误差值作为结果225，其中将误差***在结果225中以影响比被攻击者破坏的位数更多的位数。比较和感染对策电路220的输出可任选地输入到延迟元件240，其使结果225的断言延迟时间M。

在图2中，可以看出冗余加密核心215的输入将在输入已变得可用于加密核心210之后仅在某一延迟N处可用。因此，加密核心210将比加密核心215更早地产生其输出。然而，由于加密核心210的输出被延迟相同的时间量N，因此相同输入的密码核心210和215的输出的比较将同时发生。现在，攻击者的同步攻击将在不同时间破坏加密核心的输出，这将被比较和感染对策电路检测到，这将接着将额外误差引入到输出中以阻止攻击。

如所提及，可任选地添加延迟电路240，其中延迟电路240使输出延迟时间M。通过例如基于随机数生成器的输出随时间推移改变延迟N，可以另外增加攻击者的难度。N的值可以某一规律的或甚至变化的周期改变。另外，延迟N的随机性可通过保持M+N的总和恒定来隐藏。在此情况下，M被选择为M＝x-N，其中x是固定总延迟并且N是随机选择的。

图3示出使用具有额外延迟的冗余安全电路的安全电路的另一实施例。安全电路300示出如何将延迟的使用推广到安全电路的多于两个实例。具体来说，安全电路包括加密核心312、322和332、比较和感染对策电路340，以及延迟电路310、314、320、324、330、334和345。延迟电路310、320和330接收输入数据305。延迟电路310、320和330各自相应地输出延迟aN、bN和cN的输入数据。N是时间延迟。值a、b和c是从0到n的标量值，其被选择为对于每个延迟电路是不同的，使得每个电路的总延迟是不同的。延迟电路310、320和330的输出相应地输入到加密核心312、322和332。加密核心312、322和332的输出接着相应地输入到延迟电路314、324和334。延迟电路314、324和334相应地具有(n-a)N、(n-b)N和(n-c)N的延迟。延迟电路314、324和334的输出接着输入到比较和感染对策电路340。如果所有延迟电路314、324和334的输出匹配，那么加密核心输出视为有效。如果延迟电路314、324和334的输出不匹配，那么由比较和感染对策电路340产生误差值作为结果350，其中将误差***在结果350中以影响比被攻击者破坏的位数多的位数。比较和感染对策电路340的输出可任选地输入到延迟元件345，其使结果350延迟时间M。在此实施例中，N的值还可以是随机选择的，且可接着选择M的值，使得M+nN是恒定的，如前所述。这将隐藏值的随机性。另外，标量值a、b和c可以是固定的或随机选择的。标量值a、b和c中的至少两个需要不同，使得在至少两个密码核心中在不同时间处理输入数据。通过添加额外的加密核心和相关联的延迟，可以将安全电路300扩展到甚至更多的实例。另外，可通过将a设置成0且将b设置成n来简化安全电路300。因此，延迟310和延迟324可从电路中删除，因为这些延迟中的每一个将为零。

在图1到3中所描述的实施例还可完全在硬件或硬件和软件的组合中实施。在处理器上运行以实施本发明的实施例的特定软件的任何组合构成特定专门机器。

如本文所使用，术语“非暂时性机器可读存储媒体”应理解为排除暂时传播的信号但包括所有形式的易失性和非易失性存储器。

本领域的技术人员应了解，本文中的任何框图表示体现本发明的原理的说明性电路的概念视图。

尽管已通过特定参考各种实施例的某些方面详细地描述了各种示例性实施例，但是应理解，本发明能够具有其它实施例，且其细节能够在各种显而易见的方面中进行修改。如本领域的技术人员容易显而易见，可实现变化和修改同时保持在实施例的精神和范围内。因此，前述公开、描述和图式仅出于说明性目的且不以任何方式限制本发明，本发明仅由权利要求书限定。