阅读说明：本技术 一种多槽栅横向高压功率器件制造方法 (A kind of multiple-grooved grid transverse direction high voltage power device manufacturing method ) 是由 魏杰 马臻 黄俊岳 王晨霞 鲁娟 郗路凡 宋旭 罗小蓉 杨永辉 朱坤峰 于 2019-08-29 设计创作，主要内容包括：本发明属于功率半导体技术领域,具体涉及一种多槽栅横向高压功率器件制造方法。本发明相对与传统结构,新结构在发射极端的N型存储层与集电极端的N型缓冲层、发射极端与集电极端的P型阱区可分别同步推结完成以降低器件热预算成本；发射极端与集电极端的多槽栅结构也可同步制作完成,在器件两端形成多沟道槽栅结构,以此改善器件导通压降与关断损耗。本发明的有益效果为简化器件工艺步骤与成本,实现易集成、低功耗的SOI LIGBT。(The invention belongs to power semiconductor technologies fields, and in particular to a kind of multiple-grooved grid transverse direction high voltage power device manufacturing method.The present invention is opposite and traditional structure, new construction can be completed respectively to reduce thermal budget cost synchronous knot in the N-type accumulation layer of emitter terminal with the P type trap zone of the N-type buffer layer of collector terminal, emitter terminal and collector terminal；Emitter terminal and the multiple-grooved grid structure of collector terminal can also synchronize complete, form more channel slot grid structures at device both ends, break-over of device pressure drop and turn-off power loss improved with this.Beneficial effects of the present invention are to simplify device process steps and cost, realize SOI LIGBT easy of integration, low-power consumption.)

一种多槽栅横向高压功率器件制造方法

技术领域

本发明属于功率半导体技术领域，涉及一种多槽栅SOI LIGBT(LateralInsulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)的制造方法。

背景技术

绝缘栅双极型晶体管(IGBT)结合了MOS栅控器件的高输入阻抗和双极型器件的低导通压降的优势，实现了高击穿电压和大的导通电流，成为电力电子系统领域的代表器件，广泛应用于智能电网、高铁驱动、航空航天及家用电器等领域。由于SOI技术的发展，SOILIGBT器件有更小的泄漏电流和更小的寄生效应，因而成为单片功率集成芯片的核心元器件。

LIGBT器件作为双极型器件，在导通时会发生电导调制效应在漂移区内储存大量载流子，在降低正向导通压降的同时，也带来了器件关断速度变慢和关断损耗变大的问题。另外，体内寄生晶闸管的存在可能使器件发生闩锁效应，从而安全工作区受到限制。因此，改善IGBT的安全工作区、正向导通压降以及关断损耗三者之间的矛盾关系，成为研究的一大热点。

发明内容

本发明的目的，就是针对上述问题，提出一种多槽栅SOI LIGBT的制造方法。本发明的技术方案是：一种多槽栅SOI LIGBT的制造方法，其特征在于，包括以下步骤：

第一步：准备SOI材料，所述SOI材料包括自下而上的衬底层1、绝缘介质层2和N型漂移区3；

第二步：通过离子注入技术，在所述N型漂移区3表面的一端注入N型杂质，其杂质注入窗口是分段图形分布；

第三步：通过离子注入技术，在所述N型漂移区3表面的另一端注入N型杂质；

第四步：将第二步与第三步中离子注入的N型杂质同时进行高温推结，对应形成发射极端的N型存储层41和集电极端的N型缓冲层42；

第五步：通过离子注入技术，在所述N型漂移区3具有所述N型存储层41的一端注入P型杂质；

第六步：通过离子注入技术，在所述N型缓冲层42上方注入P型杂质；

第七步：将第五步和第六步中子注入的P型杂质同时进行高温推结，对应形成发射极端的P阱51和集电极端的P阱52；

第八步：采用刻蚀工艺在所述N型漂移区3两端同时刻蚀多个深度超过所述P阱51和P阱52的深槽；然后采用氧化工艺在槽侧壁形成栅介质层，接着深槽中填充多晶硅材料、平坦化后反刻图形化，最后形成由槽栅介质层81和槽栅多晶硅82组成的间断或互连的发射极控制槽栅，由槽栅介质层83和槽栅多晶硅84组成的发射极阻挡槽栅，由槽栅介质层91和槽栅多晶硅92组成的集电极阻挡槽栅，由槽栅介质层93和槽栅多晶硅94组成的间断或互连的集电极槽栅；其中所述发射极控制槽栅的刻蚀窗口位于所述N型存储层41的注入窗口之间；

第九步：通过离子注入P型杂质在所述N型缓冲层42上部形成P+集电区62，所述槽栅介质91在靠近发射极的一侧与所述P+集电区62接触；

第十步：通过离子注入N型杂质以同时图形化形成在所述P阱51上部的N+发射区71和在所述P阱52上部的N+集电区72，其中所述槽栅介质层81与所述N+发射区71接触，所述槽栅介质层93与所述N+集电区72接触，所述槽栅介质层91在远离发射极端与所述N+集电区72接触；

第十一步：通过离子注入P型杂质以同时图形化形成在所述P阱51上部的体接触P+区61与在所述P阱52上部的体接触P+区63，所述接触P+区61与所述N+发射区71接触，所述体接触P+区63与所述N+集电区72接触，所述槽栅介质层83在远离集电极端与所述接触P+区61接触；

第十二步：在所述体接触P+区61、所述N+发射区71与槽栅多晶硅84的上表面形成发射极金属，在所述P+集电区62、体接触P+区63、N+集电区72、槽栅多晶硅92与槽栅多晶硅94的上表面形成集电极金属，在所述槽栅多晶硅82的上表面形成栅极金属；

进一步的，根据权利要求1所述的一种多槽栅SOI LIGBT的制造方法，其特征在于：第八步中所述的深槽刻蚀步骤后，在所述N型存储层41附近的深槽底部离子注入P型杂质以形成P型埋层53。

进一步的，根据权利要求1-2中所述的任意一种多槽栅SOI LIGBT的制造方法，其特征在于：第八步中形成的间断或互连的发射极控制槽栅、间断或互连的集电极槽栅的形状可以是矩形、菱形或六边形；

本发明的有益效果为，相对于传统LIGBT结构，新结构在发射极端与集电极端的工艺步骤兼容性高，导通时不仅有效消除snapback现象，还增强器件发射极端载流子注入效率与抗闩锁能力，并实现更快的关断速度与更低的关断损耗。

附图说明

图1为SOI材料准备；

图2为N型杂质注入形成N型缓冲层和N型存储层；

图3为P型杂质注入形成两端的P阱区；

图4为多槽栅刻蚀、栅氧化层生长、多晶硅淀积；

图5为P型杂质注入形成P+集电区；

图6为形成N+发射区、N+集电区、体接触P+区；

图7为电极金属互连；

图8为发射极端槽栅底部离子注入形成P型埋层；

图9、图10为间断分布的发射极控制槽栅与集电极槽栅版图布局为矩形或六边形；

图11为矩形版图布局互连型发射极控制槽栅和集电极槽栅；

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

实施例1

本例中多槽栅SOI LIGBT器件的制造流程如下：

一种多槽栅SOI LIGBT的制造方法，其特征在于，包括以下步骤：

第一步：准备SOI材料，所述SOI材料包括自下而上的衬底层1、绝缘介质层2和N型漂移区3，如图1所示；

第二步：通过离子注入技术，在所述N型漂移区3表面的一端注入N型杂质，其杂质注入窗口是分段图形分布；

第三步：通过离子注入技术，在所述N型漂移区3表面的另一端注入N型杂质；

第四步：将第二步与第三步中离子注入的N型杂质同时进行高温推结，对应形成发射极端的N型存储层41和集电极端的N型缓冲层42，如图2所示；

第五步：通过离子注入技术，在所述N型漂移区3具有所述N型存储层41的一端注入P型杂质；

第六步：通过离子注入技术，在所述N型缓冲层42上方注入P型杂质；

第七步：将第五步和第六步中子注入的P型杂质同时进行高温推结，对应形成发射极端的P阱51和集电极端的P阱52，如图3所示；

第八步：采用刻蚀工艺在所述N型漂移区3两端同时刻蚀多个深度超过所述P阱51和P阱52的深槽；然后采用氧化工艺在槽侧壁形成栅介质层，接着深槽中填充多晶硅材料、平坦化后反刻图形化，最后形成由槽栅介质层81和槽栅多晶硅82组成的间断或互连的发射极控制槽栅，由槽栅介质层83和槽栅多晶硅84组成的发射极阻挡槽栅，由槽栅介质层91和槽栅多晶硅92组成的集电极阻挡槽栅，由槽栅介质层93和槽栅多晶硅94组成的间断或互连的集电极槽栅；其中所述发射极控制槽栅的刻蚀窗口位于所述N型存储层41的注入窗口之间，如图4所示；

第九步：通过离子注入P型杂质在所述N型缓冲层42上部形成P+集电区62，所述槽栅介质91在靠近发射极的一侧与所述P+集电区62接触，如图5所示；

第十步：通过离子注入N型杂质以同时图形化形成在所述P阱51上部的N+发射区71和在所述P阱52上部的N+集电区72，其中所述槽栅介质层81与所述N+发射区71接触，所述槽栅介质层93与所述N+集电区72接触，所述槽栅介质层91在远离发射极端与所述N+集电区72接触；

第十一步：通过离子注入P型杂质以同时图形化形成在所述P阱51上部的体接触P+区61与在所述P阱52上部的体接触P+区63，所述接触P+区61与所述N+发射区71接触，所述体接触P+区63与所述N+集电区72接触，所述槽栅介质层83在远离集电极端与所述接触P+区61接触，如图6所示；

第十二步：在所述体接触P+区61、所述N+发射区71与槽栅多晶硅84的上表面形成发射极金属，在所述P+集电区62、体接触P+区63、N+集电区72、槽栅多晶硅92与槽栅多晶硅94的上表面形成集电极金属，在所述槽栅多晶硅82的上表面形成栅极金属，如图7所示；

本例的工作原理为：

在工艺制备方面，新器件发射极端与集电极端的槽栅结构同步制作完成，N型存储层41与N型缓冲层42、P阱区51与P阱区52可分别同步推结完成以降低器件热预算成本。新器件正向导通时，N+集电极区72被P阱区52与集电极槽栅结构包围，集电极槽栅中槽栅多晶硅层92与集电极短接，集电极槽栅沟道关断，对应N+集电极区72与N型缓冲层42的通路被阻断，因此新器件正向导通时消除snapback效应。阻挡槽栅和控制槽栅起到物理阻挡作用，而槽栅之间的N型存储层41可作为空穴势垒，均能防止空穴通过发射极端P阱区51被P+体接触区61快速抽走，有利于提高漂移区载流子浓度，同时分段式控制槽栅可增大器件沟道密度以降低沟道区电阻，综合作用下器件V_on可显著降低。区别于传统平面栅结构LIGBT，新结构发射极端采用槽栅结构，仅有少部分空穴电流流经N+集电极区72下方，因而可大幅提升器件抗闩锁能力。器件关断过程中，随着集电极电压上升，集电极槽栅侧壁沟道会逐步开启，经N型缓冲层42-集电极槽栅侧壁沟道-N+集电极区72的快速抽取电子路径开启，同时阻挡槽栅与P+体接触区61接触而形成有空穴旁路，二者均能加速器件关断而降低E_off。器件关断状态下，集电极槽栅与集电极短接处于高电位，集电极槽栅侧壁沟道开启，N+集电极区72与N型缓冲层42等效连通而几乎等电位，使得新器件结构具有类MOS单极击穿模式，降低了P+集电极区62对器件耐压的影响。

本发明的有益效果为，相对于传统短路阳极-LIGBT结构，新结构在发射极端与集电极端的工艺步骤兼容性高，导通时不仅有效消除snapback现象，还增强器件发射极端载流子注入效率与抗闩锁能力，并实现更快的关断速度与更低的关断损耗。

实施例2

如图8所示，本例与实施例1中图4的区别在于，本例在第八步中发射极端控制槽栅与阻挡槽栅底部离子注入形成P型埋层53。本实施例中器件关断工作机理和实施例1保持一致，区别在于：正向导通时，本例中引入的P型埋层53可辅助耗尽N型存储层41，从而提高N型存储层41优化掺杂浓度并增强载流子存储效果，因此本例中器件漂移区内载流子浓度更高，导通压降可进一步降低；同时，阻断状态下，P型埋层53亦可降低发射极端槽栅结构底部的电场尖峰，提高器件的可靠性。因此，与实施例1相比，本例中新器件能获得更低正向导通压降，并提高发射极端槽栅结构的可靠性。

实施例3

如图9与图10所示，本例与实施例1中图7的区别在于，发射极控制槽栅与集电极槽栅的版图布局可为矩形或六边形的间断式分布；图11示意了发射极控制槽栅和集电极槽栅分别以矩形版图分布互连，当然发射极控制槽栅、集电极槽栅也可以六边形版图分布互连。本实施例中器件关断工作机理和实施例1保持一致，区别在于：不同槽栅的形状可以改变器件沟道密度大小，有利设计器件的导通压降与关断损耗。