阅读说明：本技术 高压碳化硅肖特基二极管倒装芯片阵列 (High pressure carbonization silicon Schotty diode flip chip array ) 是由 丘树坚 王兆伟 于 2019-01-16 设计创作，主要内容包括：一种碳化硅二极管,其包含碳化硅衬底(20)、位于碳化硅衬底顶部的碳化硅层(24)、设置在碳化硅层上并沿着碳化硅层顶表面彼此分离两个第一低势垒金属部分(36)、连接到两个低势垒金属部分的第一高势垒金属部分(30)。碳化硅层比碳化硅衬底更薄并且具有更低的掺杂。第一高势垒金属部分位于碳化硅层上的沿着碳化硅层顶表面方向的两个第一低势垒金属部分之间。通过减小结势垒处的漏电流,碳化硅二极管的反向击穿电压显著提高。(A kind of silicon carbide diode, the first high barrier metal part (30) that silicon carbide layer (24), setting it includes silicon carbide substrates (20), at the top of silicon carbide substrates are separated from each other two the first low barrier metal parts (36) on the silicon carbide layer and along silicon carbide layer top surface, are connected to two low barrier metal parts.Silicon carbide layer is thinner than silicon carbide substrates and has lower doping.First high barrier metal part is located between two the first low barrier metal parts along silicon carbide layer top surface direction on silicon carbide layer.By reducing the leakage current at junction barrier, the breakdown reverse voltage of silicon carbide diode is significantly improved.)

高压碳化硅肖特基二极管倒装芯片阵列

【技术领域】

本发明涉及半导体器件，特别涉及碳化硅二极管。

【背景技术】

碳化硅(SiC)器件属于所谓的宽带隙半导体组，与常用的硅(Si)相比，它们为高压功率半导体提供了许多有吸引力的特性。特别是，SiC的击穿场强度和导热率要高得多，这使得它们对功率电子系统至关重要。这些二极管具有与硅制成二极管相当的静态性能。此外，基于碳化硅的肖特基二极管不会受到开关损耗的影响。

但是，现有的碳化硅二极管经常遇到其他问题，包括但不限于大的漏电流和低的反向击穿电压，这会使碳化硅二极管的性能劣化。如果二极管漏电流很高，则阻断电压(blocking voltage)会很低。因此，对于较高的阻断电压应用，需要改善漏电流。

【

发明内容

】

鉴于前述背景，本发明的目的是提供一种替代的碳化硅二极管阵列，其消除或至少减轻了上述技术问题。

上述目的通过主要权利要求的特征组合来满足；从属权利要求还公开了本发明的其他有利实施例。

本领域技术人员将从以下描述得出本发明的其他目的。因此，上述目的陈述并非详尽无遗，仅用于说明本发明的许多目的中的一些目的。

因此，在一方面，本发明是碳化硅二极管，其包含碳化硅衬底、碳化硅衬底顶部上的碳化硅层、设置在碳化硅层上两个第一低势垒金属部分(沿着碳化硅层顶表面彼此分离)、以及连接到两个低势垒金属部分的第一高势垒金属部分。碳化硅层比碳化硅衬底更薄并且具有更低的掺杂。第一高势垒金属部分沿着碳化硅层顶表面的方向位于碳化硅层上的两个第一低势垒金属部分之间。

优选地，碳化硅二极管还包括第二高势垒金属部分。第一和第二高势垒金属部分和两个第一低势垒金属部分在碳化硅层顶表面处以交替方式配置，使得第一高势垒金属部分和第二高势垒金属部分被其中一个第一低势垒金属部分分隔开。

更优选地，第一高势垒金属部分和第二高势垒金属部分进一步向下延伸到碳化硅层中以形成两个第一沟槽。

最优选地，碳化硅二极管还包含位于第一沟槽底部的第二低势垒金属部分。

根据优选实施例的一个变化例，碳化硅二极管还包含一个高势垒金属帽，其与碳化硅层一起完全包封第一低势垒金属部分。

根据优选实施例的另一变化例，第一高势垒金属部分进一步向下延伸到碳化硅层中以形成第一沟槽。

根据优选实施例的进一步变化例，碳化硅二极管还包括与有源区分开的第二沟槽，有源区由第一高势垒金属部分和两个第一低势垒金属部分确定。第二沟槽由介电材料形成。

优选地，碳化硅二极管还包含多个彼此分开的第二沟槽。当从上方观察时，每个第二沟槽形成一个闭合形状。

更优选地，多个第二沟槽形成多个同心环。

根据优选实施例的进一步变化例，多个第二沟槽被一个或多个第三高势垒金属部分彼此分开。

根据优选实施例的进一步变化例，碳化硅二极管还包含铝化合物缓冲层，作为第二沟槽和碳化硅层之间的一个界面。

根据本发明的另一方面，公开了一种碳化硅二极管，其包含碳化硅衬底、位于碳化硅衬底顶部的碳化硅层、由碳化硅层上至少一种势垒金属确定的有源区域、形成在碳化硅层内部的多个沟槽，多个沟槽沿着碳化硅层顶表面的方向与有源区域分离。碳化硅层比碳化硅衬底更薄并且具有更低的掺杂。当从上方观察时，每个沟槽形成一个封闭的形状；每个沟槽由介电材料形成。在有源区外的碳化硅层上还形成有多个势垒金属；当从上方观察时，其中每个所述势垒金属形成一个封闭形状，并位于两个沟槽之间。

优选地，碳化硅二极管还包含铝化合物缓冲层，其在第二沟槽和碳化硅层之间的界面处。

根据本发明的另一方面，公开了一种制作碳化硅二极管的方法。该方法包括以下步骤：在碳化硅衬底的顶部上提供一碳化硅层，在碳化硅层内部形成第一沟槽和第二沟槽，沉积低势垒金属在有源区内的碳化硅层顶表面上，覆盖第一沟槽，沉积高势垒金属在有源区内的碳化硅层顶表面上，其覆盖第一沟槽。第一沟槽是碳化硅二极管的有源区的一部分。第二沟槽与第一沟槽分离。碳化硅层比碳化硅衬底更薄并且具有更低的掺杂。

优选地，上述形成步骤还包括：形成多个第二沟槽，所述多个第二沟槽与第一沟槽分离并且彼此分离，每个所述第二沟槽形成一个闭合形状。

更优选地，上述沉积高势垒金属的步骤还包括：在围绕多个第二沟槽的开口的碳化硅层部分上沉积高势垒金属。

根据优选实施例的一个变化例，形成第一沟槽和第二沟槽的步骤还包括：形成多个第一沟槽，所述多个第一沟槽与第二沟槽分离，并且通过至少一部分碳化硅层，所述多个第一沟槽彼此分离。

根据优选实施例的另一个变化例，沉积低势垒金属的步骤还包括：在第一沟槽的底表面上以及在第一沟槽开口周围的部分碳化硅层上沉积低势垒金属。

根据优选实施例的进一步变化例，该方法还包括：用高势垒金属填充第一沟槽。

根据优选实施例的进一步变化例，该方法还包括：用介电材料填充第二沟槽。

根据优选实施例的进一步变化例，该方法还包括：在第二沟槽和碳化硅层之间界面处形成一缓冲层。

因此可以看出，本发明碳化硅二极管包含对半导体结构的许多创新变化，每个变化都有助于减小结势垒处的漏电流。当这些创新变化结合在一起时，与传统器件相比，所得到的碳化硅二极管具有明显更小的漏电流，从而实现更高的阻断电压。例如，在碳化硅层中形成沟槽并用介电材料填充它们，减少了结势垒处的电场和漏电流，但是添加一缓冲层进一步减轻了电流泄漏。类似地，在有源区周围形成多个沟槽，在有源区内形成多个混合肖特基沟槽，都有助于减小结势垒处的漏电流。应当注意，尽管使用最优选实施例中的配置实现了最佳性能，但是可以在其任何组合中自由地使用创新变化。

此外，本发明提出的碳化硅二极管的制作方法是有优势的，不仅因为与传统工艺相比成本降低，而且更重要的是以自对准方式沉积沟槽金属的技术和无空隙终止填充技术，有助于实现降低漏电流和高击穿电压，同时保持相对较低的制造成本。相比之下，在传统技术中用于实现类似金属沉积效果的离子注入成本更高。

【附图说明】

从以下优选实施例的描述中，本发明的前述和进一步特征将变得显而易见，所述优选实施例仅通过示例的方式结合附图提供，其中：

图1是本发明第一实施例的碳化硅二极管的截面示意图。

图2a是图1的碳化硅二极管的布局的附视图，显示了第二沟槽和高势垒金属。

图2b是图1的碳化硅二极管的简化附视图，仅显示了势垒金属的布局。

图3a显示了分别使用SiO₂用作钝化和Al₂O₃用作钝化的碳化硅二极管的反向击穿电压的实验结果的比较。

图3b显示了分别使用SiO₂用作钝化和Al₂O₃用作钝化的碳化硅二极管的漏电流的实验结果的比较。

图4是图1-2b的碳化硅二极管的有源区中漏电流流动的图示。

图5a-5j显示了可用于形成图1的碳化硅二极管阵列的一种方法步骤。

图6a-6d显示了本发明一些其他实施例的碳化硅二极管的截面图示。

在附图中，在本文描述的若干实施例中，相同的数字表示相同的部件。

【

具体实施方式

】

在本发明的描述中和所附权利要求中，除了由于明确语言或必要含义而上下文要求之外，词语“包括”或“包含”用于包容性意义，即明确所述特征的存在，但不排除在本发明各种实施例中存在或添加其他特征。

如本文和权利要求中所使用的，除非另有说明，否则“耦合”或“连接”是指通过一个或多个电气装置直接或间接地电耦合或连接。

本文使用的诸如“水平”、“垂直”、“向上”、向下”、“上方”、“下方”之类的术语是出于正常使用方向描述本发明的目的。并不意图将本发明限制于任何特定方向。

现在参考图1-2b，本发明的第一实施例是肖特基型的碳化硅二极管，其包含碳化硅衬底20作为器件的底层结构。如技术人员将理解的，碳化硅衬底20由SiC晶片制成，碳化硅衬底20是n+型。在碳化硅衬底20的顶部，有一层n型碳化硅外延层24。碳化硅层24比碳化硅衬底20更薄并且具有更低的掺杂。

在碳化硅衬底20下面，有一层欧姆金属层28形成碳化硅二极管的阴极。在另一侧，在器件的中心区域，还有结势垒金属(junction barrier metals)形成碳化硅二极管的阳极。特别地，在该实施例中，两种不同类型的势垒金属(barrier metal)，包括高势垒金属和低势垒金属，形成碳化硅二极管的混合肖特基金属。如图1所示，在垂直延伸的整个碳化硅二极管的中心轴21附近，至少有两个第一沟槽26，其分别由第一高势垒金属部分30和第二高势垒金属部分32形成(如图所示由两条平行虚线包围的部分)，向下延伸到碳化硅层24中。换句话说，第一沟槽26填充有高势垒金属。两个第一沟槽26优选地具有相同的尺寸。在每个第一沟槽26的底部布置有第二低势垒金属部分34，其基本上具有条形的形状。第二低势垒金属部分34也与第一沟槽26的侧壁26a分离(如图4所示)。另外，在围绕两个第一沟槽26的碳化硅层24的顶表面上，沿着碳化硅层24的顶表面的一个方向上有多个第一低势垒金属部分36。在图1中，有三个这样的第一低势垒金属部分36，它们彼此分开。每个第一低势垒金属部分36的宽度与第一沟槽26的宽度基本相同，并且该宽度大于第一沟槽26的深度。特别是，在每两个相邻的第一低势垒金属部分36之间，还有第一高势垒金属部分30或第二高势垒金属部分32。因此，第一高势垒金属部分30和第二高势垒金属部分32与多个第一低势垒金属部分36以交替方式配置，它们沿同一水平线(未示出)放置。注意，第一低势垒金属部分36在垂直方向和水平方向上都偏离第二低势垒金属部分34。

此外，有一个较高的势垒金属盖22形成在第一高势垒金属部分30、第二高势垒金属部分32和多个第一低势垒金属部分36的顶部上。盖22和碳化硅层24完全包封住第一高势垒金属部分30、第二高势垒金属部分32和多个第一低势垒金属部分36。此外，尽管使用不同的部件编号来描述该实施例，但是较高的势垒金属盖22、第一高势垒金属部分30、第二高势垒金属部分32和两个第一沟槽24都由相同的高势垒金属构成，因此它们一起形成一个整块材料。不同的部件编号仅用于易于理解碳化硅二极管的肖特基势垒金属的几何结构。第一高势垒金属部分30、第二高势垒金属部分32、两个第一沟槽36(具有第二低势垒金属部分34)和多个第一低势垒金属部分36一起形成碳化硅二极管的有源区域。

较高势垒金属和较低势垒金属可以是任何合适类型的金属，其与碳化硅层24和碳化硅衬底20形成一个肖特基结。这些材料的例子包括钛(Ti)、镍(Ni)、氮化钛(TiN)、钛铝(TiAl)、铂(Pt)等。但是，由于它们的普通含义表明碳化硅二极管中高势垒金属应该产生比低势垒金属更强的结势垒。

在有源区域之外，在碳化硅层24中形成多个第二沟槽38，每个第二沟槽38填充介电材料(图1中未示出)。在图1中，有源区两侧的第二沟槽38的数量相同，第二沟槽38围绕有源区对称布置。类似于上述第一沟槽36，第二沟槽38从碳化硅层24的顶表面向下延伸。第二沟槽38和第一沟槽36的深度基本相同。但是，可以看出，沿着碳化硅层24的顶表面的水平方向，不同的第二沟槽38具有不同的宽度，与远离有源区的那些第二沟槽38相比，更靠近有源区的那些第二沟槽38具有更小的宽度。在碳化硅层24内，围绕每个第二沟槽38，在第二沟槽38和碳化硅层24之间的界面处有一个缓冲层40。缓冲层40由含铝化合物(如氧化铝Al₂O₃或氮化铝AlN)制成。另外，相邻的第二沟槽38通过第三较高势垒金属部分42彼此分开。多个第三较高势垒金属部分42沉积在碳化硅层24的顶表面上，并且沿着与第一高势垒金属部分30、第二高势垒金属部分32和多个第一低势垒金属部分36相同的水平线。

注意，第一沟槽26在图1中显示为分开的部分，但这是因为图1是二极管结构的截面图。两个第一沟槽26实际上是闭合形状的，特别是如图2a和2b所示的年轮状。当沿垂直平面的任何横截面观察碳化硅二极管时，所得到的视图都与图1中的相同或相似。类似于第一沟槽26，从碳化硅二极管的顶部观察，第二低势垒挡金属部分34也是一个单环，如图2a和2b所示。类似地，从碳化硅二极管的顶部观察，图1中围绕有源区对称的任何两个第二沟槽38也是单环，如图2a和2b所示。图2a和2b清楚地示出，在该实施例中，有五个闭合形状的第二沟槽38，而且特别是年轮状。这些年轮是同心的。第一沟槽26的年轮(由第一高势垒金属部分30/第二高势垒金属部分32表示)也与第二沟槽38的那些环同心。

通过实施上述结构，本实施例中的碳化硅二极管的反向击穿电压得到了特别的改善。与传统的额定电压为600V的SiC二极管相比，上述碳化硅二极管可以达到降低漏电流大于40％，阻断电压提高大于38％，但制造成本降低了44.2％。这些技术效果的实现是通过上述各个创新特征的组合，包括但不限于第一和第二沟槽、较低势垒金属和较高势垒金属的组合、垂直偏移的低势垒金属部分、第二沟槽之间的较高势垒金属部分、和第二沟槽周围的缓冲层。但是，应该理解的是，每个单独的特征可以单独使用或者与本发明其他变型中的其他特征有限地组合使用，以实现一些效果，尽管不是最佳的。下面将解释由上面提到的一些个别特征产生的性能改进。

首先，图1-2b的碳化硅二极管中的混合肖特基结构包含较高势垒金属和较低势垒金属，其在阻断电压(反向偏压)和导通电压(正向偏压)之间实现了良好的平衡。高势垒金属端有助于实现高阻断电压，低势垒金属有源区有助于实现高正向电流。显然，重要的是同时实现二极管导通状态正常工作的高正向电流和高阻断电压，以避免二极管在反向偏置时击穿。在图1-2的碳化硅二极管中，较高势垒金属帽22在有源区的边界处提供端子，因此可以有效地减少电场拥挤，从而减少端子处的漏电流。另一方面，不同部分的低势垒金属沉积在有源区内，这有助于为肖特基二极管提供高正向电流。

具有介电材料的有源区域外部的第二沟槽38的布置还有助于通过减少电场拥挤来减小漏电流。如果没有第二沟槽38，漏电流更容易从碳化硅层24进入有源区中的肖特基金属。有了第二沟槽38，因为第二沟槽38中填充的介电材料，就存在电阻率增量(例如，大小为10¹⁵欧姆)，导致漏电流减小。因此，在碳化硅二极管的有源区的端子处存在较少的电场拥挤。

在上面的碳化硅二极管中，有多个第二沟槽38的环，这进一步减少了有源区端子处的电场拥挤。与仅有一个第二沟槽38的配置相比，多个第二沟槽38可以达到电场强度降低至少61％。

此外，围绕上述碳化硅二极管中每个第二沟槽38的缓冲层40进一步减小了第二沟槽38(本身已经实现该效果)的漏电流。与用作缓冲材料的常规材料如SiO2相比，铝化合物如氧化铝(Al₂O₃)或氮化铝(AlN)导致铝原子和氧原子之间的间隙和缺陷减少，使它们紧密堆积，因此大大减少了漏电流。在反向击穿电压和漏电流方面，碳化硅二极管中的SiO₂钝化和Al₂O₃钝化之间的比较分别如图3a和3b所示。通过用Al₂O₃代替SiO₂作为钝化，在SiO₂情况下的漏电流73被改善为在Al₂O₃情况下的漏电流72。在SiO₂情况下的小于100V的阻断电压71显著增加到Al₂O₃情况下的大于600V的阻断电压70。

来看有源区，图1-2b的碳化硅二极管包含多个混合肖特基金属的第一沟槽26。如图4所示，在碳化硅二极管的反向偏压条件下，由每个第一沟槽26侧壁26a处的较高势垒金属产生的高肖特基势垒，在碳化硅层24中产生较宽的耗尽区48，夹止到相邻第一沟槽26，并保护碳化硅层24顶表面上的多个第一低势垒金属部分36。这是因为来自碳化硅衬底20的大多数反向电流将流过第一沟槽26侧壁26a处的较高势垒金属以及第一沟槽26底部处的第二低势垒金属部分34(其中电流由箭头46表示)。由于高势垒金属耗尽夹断保护，没有或仅有非常少量的反向电流(由箭头48表示)通过多个第一低势垒金属部分36。

图5a-5j显示了如何制作图1-2b的碳化硅二极管阵列的示例性方法步骤。注意，在该实施例中描述的示例性方法不旨在限制本发明，因为可以使用其他方法和/或以不同的步骤顺序来制作相同的碳化硅二极管。该方法开始于图5a，准备一原始碳化硅外延晶片，并使用RCA清洁程序清洁。晶片具有n+型碳化硅衬底20和其顶部的n-型碳化硅层24。然后，如图5b所示，以一预定图案、选择性地在碳化硅层顶表面上沉积一层较高势垒金属54。沉积的结果包括上述第三较高势垒金属部分42，以及部分较高势垒金属盖22。如上所述，第三较高势垒金属部分42呈多个同心年轮的形状。而且，如图5b所示，欧姆金属28沉积在碳化硅衬底20的底表面上，形成碳化硅二极管的阴极。

接下来，如图5c所示，碳化硅层24经历蚀刻工艺，使得未被肖特基金属覆盖的部分碳化硅层24被蚀刻以形成第一沟槽26和第二沟槽38。如上所述，在第一沟槽26和第二沟槽38形成为同心年轮状。注意，此时没有任何东西填充到第一沟槽26和第二沟槽38中。在形成沟槽之后，从碳化硅顶表面，特别是在第一沟槽26之间和周围的碳化硅层24的部分上，去除一些肖特基金属(如上所述的较高势垒金属)。接下来，在图5d，首先沉积一层原子层沉积(ALD)电介质51(例如Al₂O₃)在碳化硅层24顶表面(包括第一沟槽26、第二沟槽38和第三高势垒金属部分42)上，然后沉积一层氧化物层50在介电层51的顶部。

接下来，在图5e，碳化硅层24经历氧化物反应离子蚀刻(RIE)过程，通过该过程去除先前在碳化硅层24顶表面上沉积的电介质51和氧化物50，但不是第一沟槽26和第二沟槽38内部的全部电介质51和氧化物50。相反，在第一沟槽26的拐角部分还残存电介质51和氧化物50的残留物(不是在第一沟槽26底部中心区域处)。相比之下，在第二沟槽38的拐角部分和实际整个底部都存在电介质51和氧化物50的残留物。

如图5f所示，在碳化硅层24器件的整个顶表面上(包括第一沟槽26、第二沟槽38和第三较高势垒金属部分42)沉积一层较低势垒金属52。然后，低势垒金属层52经历退火过程。如果低势垒金属层52和碳化硅层24彼此直接接触，那么它们将发生反应，但是对于被氧化物50覆盖的碳化物层24部分，则没有这种反应。接下来，如图5g所示，从器件中除去任何未反应的低势垒金属52，包括在有源区域外的基本上所有这种低势垒挡金属52。接下来，如图5h所示，去除第一沟槽26内的间隔物，其实际上是氧化物50的残留物，使得仅有第二低势垒金属部分34保留在第一沟槽26内。

因此，如图5i所示，较高势垒金属54沉积在器件的有源区上，然后被图案化，然后退火，以填充第一沟槽26，还形成完整的较高势垒金属帽22。最后，如图5j所示，在第二沟槽38中沉积氧化物50并对其进行图案化，使得氧化物50变为完全填充第二沟槽38的介电材料，其顶面与碳化硅层顶表面平齐。因此制作出碳化硅二极管。

图6a-6d显示了本发明碳化硅二极管的各种其他实施例。为了简化起见，图6a-6d中的那些与图1-2b中碳化硅二极管的相同或相似特征，这里将不再描述。图6a-6d基本上比图1-2b包含更少的特征，因此，它们在漏电流和反向击穿电流方面的性能不如图1-2b的碳化硅二极管那么好。另外，请注意图6a-6b中碳化硅二极管截面可能和图1-2b中不是相同的比例。在图6a中，碳化硅二极管在有源区不包含沟槽，有源区由中心的低势垒金属152和低势垒金属152周围的高势垒金属154的混合金属确定。低势垒金属152还不包含间隙或分隔，它是一个整体部分。在有源区周围，有一圈第二沟槽138，其填充有介电材料150。图6b的碳化硅二极管与图6a的结构非常相似。但是，图6b和图6a之间的区别在于，图6b中的有源区外的沟槽238被介电材料250和碳化硅层224之间界面处的缓冲层240围绕。图6c的碳化硅二极管与图6b的碳化硅二极管的不同之处在于，它在有源区周围的碳化硅层324内包含多个沟槽338，每个沟槽338具有基本相同的尺寸。每个沟槽338填充有电介质材料350并被缓冲层340围绕。多个沟槽338在有源区周围形成多个同心年轮。多个高势垒金属342形成在任何两个个沟槽338之间，使得金属342在俯视图中形成封闭的多个同心年轮。图6d的碳化硅二极管与图6a的碳化硅二极管的不同之处在于，它在碳化硅层424中包含多个沟槽426，这些沟槽位于有源区域内(与图1-2b所述的第一沟槽相似)。每个沟槽426填充有较高势垒金属454，在沟槽426的底部，有一层较低势垒金属434。多个沟槽426在有源区域内形成多个同心年轮。

因此，完整地描述了本发明的示例性实施例。尽管该描述涉及特定实施例，但是本领域技术人员将清楚，通过改变一些具体细节，仍然可以实践本发明。因此，本发明不应被解释为限于这里阐述的实施例。

尽管已经通过附图和前面的描述中详细图示和描述了本发明，但是同样应被认为是说明性的而不是限制性的，应当理解，仅示出和描述了示例性实施例，并不以任何方式限制本发明的范围。可以理解，本文描述的任何特征可以与任何实施例一起使用。说明性实施例不排除彼此或本文未列举的其他实施例。因此，本发明还提供了包括上述一个或多个说明性实施方案的组合的实施例。在不脱离本发明精神和范围的情况下，可以对本文所述的本发明进行修改和变化，因此，本发明保护范围仅以所附权利要求的内容为准。

例如，图1-6d的实施例是具有不同沟槽、和/或势垒金属(如果从顶部观察，它们形成同心年轮)的碳化硅二极管。但是，本领域技术人员应该认识到，沟槽和/或势垒金属也可以形成其他类型的封闭形状，例如椭圆形、矩形等。

另外，图1-2b的实施例包含一圈第一沟槽环和五圈第二沟槽，它们都具有大致相同的深度。本领域技术人员可以容易地想到在碳化硅二极管中具有不同数量的第一沟槽和/或第二沟槽，它们的尺寸可以与图1-2b中不同。例如，与靠近有源区的第二沟槽的宽度小于远离有源区的第二沟槽的宽度不同，可以是所有第二沟槽具有统一的宽度。