阅读说明：本技术 一种升压拓扑负载短路保护电路 (Boost topology load short-circuit protection circuit ) 是由 张义 薛涛 于 2019-10-10 设计创作，主要内容包括：本发明提供了一种升压拓扑负载短路保护电路,包括：负载、取样电阻、取样电阻、保护芯片、MOS管、CS电阻；MOS管的漏极与负载的负极连接；取样电阻的一端连接MOS管的漏极的一端,另一端接保护芯片的FB脚；取样电阻的一端连接保护芯片的FB脚,另一端连接地；保护芯片的驱动脚OUT与MOS管的栅极连接,保护芯片的CS脚与MOS管的栅极连接,保护芯片的HV脚与负载的正极连接；CS电阻的一端接保护芯片的CS脚,另一端接地。其优点在于升压拓扑的负载可以短路保护,短路故障移除后线路可以继续工作。(The invention provides a boost topology load short-circuit protection circuit, which comprises: the device comprises a load, a sampling resistor, a protection chip, an MOS (metal oxide semiconductor) tube and a CS (circuit switch) resistor; the drain electrode of the MOS tube is connected with the negative electrode of the load; one end of the sampling resistor is connected with one end of the drain electrode of the MOS tube, and the other end of the sampling resistor is connected with an FB pin of the protection chip; one end of the sampling resistor is connected with the FB pin of the protection chip, and the other end of the sampling resistor is connected with the ground; a driving pin OUT of the protection chip is connected with a grid electrode of the MOS tube, a CS pin of the protection chip is connected with the grid electrode of the MOS tube, and an HV pin of the protection chip is connected with the anode of the load; one end of the CS resistor is connected with the CS pin of the protection chip, and the other end of the CS resistor is grounded. The method has the advantages that the load of the boost topology can be protected in a short circuit mode, and the line can continue to work after the short-circuit fault is removed.)

一种升压拓扑负载短路保护电路

技术领域

本发明涉及一种升压拓扑负载短路保护电路。

背景技术

图1是一个传统的升压拓扑电路。

如图1所示，输入电经过整流二极管101、102、103、104整流后变成脉动直流电，脉动直流电经过升压电感106、升压二极管110、MOS管108、取样电阻109和芯片107升压后供给负载115一个高压电，高压电幅值的大小由电阻118和117的比值确定。这种升压线路负载短路时，整流后的脉动直流电高压端经过电感106、升压二极管110接地形成回路，这个回路中电流不受控，会对电源造成不可逆损坏。

发明内容

本发明提供了一种升压拓扑负载短路保护电路，通过在负载的低压端接一个MOS管一个驱动MOS和两个取样电阻，可以使升压拓扑电路负载短路时具备保护功能。

本发明提供了一种升压拓扑负载短路保护电路，包括：负载215、取样电阻212、取样电阻213、保护芯片214、MOS管216、CS电阻219；MOS管216的漏极与负载的负极连接；取样电阻212的一端连接MOS管216的漏极的一端，另一端接保护芯片214的FB脚；取样电阻213的一端连接保护芯片214的FB脚，另一端连接地；保护芯片214的驱动脚OUT与MOS管216的栅极连接，保护芯片214的CS脚与MOS管216的栅极连接，保护芯片214的HV脚与负载215的正极连接；CS电阻219的一端接保护芯片的CS脚，另一端接地。

进一步本发明提供了一种升压拓扑负载短路保护电路，具有以下技术特征：还包括交流电源AC、整流桥、升压电感206、升压芯片207、MOS管208、取样电阻209、升压二极管210、电容211；整流桥的两个输入端接交流电源AC；整流桥的正输出端接升压电感206的一端，负输出端接地；升压电感206的另一端接MOS管208的漏极和升压二极管210的正极；MOS管208的栅极接升压芯片207的驱动脚OUT，源极接取样电阻209的一端；取样电阻209的另一端接地；升压二极管210的负极接滤波电容211的一端；滤波电容211的另一端接地；升压芯片207的HV脚接整流桥的正输出端；负载215的正极还与升压二极管210的负极连接。

进一步本发明提供了一种升压拓扑负载短路保护电路，具有以下技术特征：还包括取样电阻217、取样电阻218；取样电阻207的一端接升压二极管210的负极，另一端接芯片207的FB脚；取样电阻208的一端接芯片207的FB脚，另一端接地。

进一步本发明提供了一种升压拓扑负载短路保护电路，具有以下技术特征：还包括供电电容205；供电电容205的一端接升压芯片207的Vcc端，另一端接地。

进一步本发明提供了一种升压拓扑负载短路保护电路，具有以下技术特征：取样电阻212、取样电阻213、保护芯片214集合成第一集成芯片T1。

进一步本发明提供了一种升压拓扑负载短路保护电路，具有以下技术特征：取样电阻212、取样电阻213、保护芯片214、MOS管216集合成第一集成芯片T2。

进一步本发明提供了一种升压拓扑负载短路保护电路，具有以下技术特征：当MOS管216的漏极电压上升后，经取样电阻212、取样电阻213分压送至保护芯片214的FB脚的电压同步上升；当保护芯片214的FB脚的电压到达保护电压时，保护芯片214关断MOS管216的驱动；当负载短路恢复正常后，MOS管216漏极的电压下降，芯片214的FB脚电位下降，当下降到保护电压以下，保护芯片214的驱动脚OUT重新驱动MOS管216开通。

本发明提供了一种升压拓扑负载短路保护电路，与传统的升压拓扑线路相比，本发明可以使升压拓扑新路具有负载短路保护功能。

附图说明

图1是一个传统的升压拓扑电路图。

图2是实施例一中的升压拓扑负载短路保护电路图。

图3是实施例二中的升压拓扑负载短路保护电路图。

图4是实施例三中的升压拓扑负载短路保护电路图。

具体实施方式

：

下面结合附图和具体实施方式对本发明进一步详细描述。

实施例一

图2是实施例一中的新型升压拓扑负载短路保护电路图。

如图2所示，新型升压拓扑负载短路保护电路，包括：交流电源AC、整流桥、供电电容205、升压电感206、升压芯片207、MOS管208、取样电阻209、升压二极管210、电容211、取样电阻217、取样电阻218、负载215、MOS管216、保护芯片214、取样电阻212、取样电阻213、CS电阻219。

整流桥由二级管201、二级管202、二级管203和二级管204构成。整流桥两个输入端接交流电源AC；整流桥的正输出端接升压电感206的一端，负输出端接地。升压电感206的另一端接MOS管208的漏极和升压二极管210的正极。MOS管208的栅极接升压芯片207的驱动脚OUT，源极接取样电阻209的一端；取样电阻209的另一端接地。升压二极管210的负极接滤波电容211的一端；滤波电容211的另一端接地。芯片207的HV脚接整流桥的正输出端。供电电容205的一端接升压芯片207的Vcc端，另一端接地。取样电阻207的一端接升压二极管210的负极，另一端接芯片207的FB脚。取样电阻208的一端接芯片207的FB脚，另一端接地。负载215的正极接升压二极管210的负极。芯片207的GND脚接地。

MOS管216的漏极接负载215的负端和取样电阻212的一端，栅极接保护芯片214的驱动脚OUT，源极接保护芯片214的CS脚以及CS电阻219的一端。CS电阻的另一端接地。取样电阻212的另一端与取样电阻213的一端以及保护芯片214的FB脚相连。取样电阻213的一端与保护芯片214的FB相连，另一端接地。保护芯片214HV脚与负载215的正极连接，即接高压端取电。芯片214的GND脚接地。

升压芯片207可以采用市售的St6561，ST6562，OB6561，保护芯片214可以采用市售的PM2064A。

交流电源上电，电压经整流桥整流产生母线电压V_IN，经过升压电感206、升压二极管210在滤波电容211上先产生的电压，升压芯片207工作后滤波电容211上产生取样电阻217和取样电阻218固定比值的电压Vout。保护芯片214的工作电压很低(一般低于15V)所以当交流源上电后，保护芯片214开始工作驱动MOS管216导通。当Vout电压大于负载电压后，电流流过负载、MOS管216、CS电阻219到地。保护芯片214采集CS电阻219电阻上的电压来控制MOS管216的导通程度。当CS电阻219上流过的电流到达设定值时，(即保护芯片214的CS脚的电位达到一个数值时)保护芯片214驱动MOS的驱动脚OUT也为一个固定值。MOS管216漏极的电压等于Vout减去负载215两端的电压。正常工作时这个电压和负载比较很低，不会损失很多电源效率。因为MOS管216的漏极电压很低，所以取样电阻212、取样电阻213分压送到保护芯片214的FB脚的电压也很低。此时短路负载215，因为保护芯片214驱动MOS管216的驱动电压不变，负载短路后流过MOS管216和CS电阻219的电流不变，电压Vout会全部加到MOS管216的漏极。当MOS管216的漏极电压上升后，经取样电阻212、取样电阻213分压送至保护芯片214的FB脚的电压同步上升，当保护芯片214的FB脚的电压到达保护电压时，保护芯片214关断MOS管216的驱动。这样整个升压电路处于开路状态，不会导致电流过大或MOS管216功率过大损坏线路。当负载短路恢复正常后，MOS管216漏极的电压下降，芯片214的FB脚电位下降，当下降到保护电压以下，保护芯片214的驱动脚OUT重新驱动MOS管216开通，系统恢复正常工作。

实施例二

图3是实施例二中的升压拓扑负载短路保护电路图。

如图3所示，本实施例中，将取样电阻212、取样电阻213和保护芯片214集成第一集成芯片T1。其他元器件的连接和工作原理与实施例一相同，不再重复叙述。

实施例三

图4是实施例三中的升压拓扑负载短路保护电路图。

如图4所示，本实施例中，将取样电阻212、取样电阻213、保护芯片214和MOS管216集成第二集成芯片T2。其他元器件的连接和工作原理与实施例一相同，不再重复叙述。

本说明书中所述的只是本发明的较佳具体实施例，以上实施例仅用以说明本发明的技术方案而非对本发明的限制。凡本领域技术人员依本发明的构思通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在本发明的范围之内。