具体实施方式

在此，按照下述顺序，对本发明的实施方式进行说明。

(1)第一实施方式：

(2)第二实施方式：

(3)第三实施方式：

(4)其他实施方式：

(1)第一实施方式：

图1是本发明的一个实施方式的电子基板10的剖面示意图。电子基板10是矩形板状的他层基板，在厚度方向Z上层叠有多个层。将电子基板10的厚度方向Z的一方(纸面上方)定义为表面，而将厚度方向Z的另一方(纸面下方)定义为表面。电子基板10包括6层导体层PF1、PF2、PF3、PB1、PB2、PB3和7层绝缘层CC、IF1、IF2、SRF、IB1、IB2、SRB。本实施方式的电子基板10是在作为芯基板的绝缘层CC上层叠有各层的双面积层基板。但是，电子基板10可以是单面基板，也可以是不具有芯基板的基板。电子基板10的层数不限定于图1例示的层数。

在导体层PF1、PF2、PF3、PB1、PB2、PB3形成有平面方向XY(厚度方向Z的正交方向)的布线图案。布线图案的形成方法没有特别的限定，例如可以通过加成法或部分加成法或减成法形成。在绝缘层CC上形成有通孔(through hole)，导体层PF1、PB1通过形成于通孔的通孔导体电连接。通孔导体可以覆盖通孔的壁面，也可以填充通孔的内部。

在绝缘层IF1上形成有导通孔(vias)，导体层PF1、PF2通过绝缘层IF1的导通孔电连接。同样地，导体层PF2、PF3通过绝缘层IF2的导通孔电连接，导体层PB1、PB2通过绝缘层IB1的导通孔电连接，导体层PB2、PB3通过绝缘层IB2的导通孔电连接。导通孔的形成方法没有特别的限定，例如导通孔可以是光刻导通孔，也可以是激光导通孔。

表面侧的绝缘层SRF是阻焊层，形成在最表面侧的导体层PF3上。在绝缘层SRF形成有多个开口部，并且在多个开口部中分别形成有表面端子TF。表面端子TF是通过焊料等形成的凸块，用于将半导体部件100以倒装芯片的方式安装于电子基板10上。

背面侧的绝缘层SRB也是阻焊层，形成在最背面侧的导体层PB3上。在绝缘层SRB形成有多个开口部，并且在多个开口部中分别形成有背面端子TB。背面端子TB是通过焊料等形成的焊球，用于将电子基板10表面安装于主基板200。需要说明的是，电子基板10以安装了半导体部件100的状态安装于主基板200。

图2A示出了电子基板10的表面。在图2A中，表面端子TF由白圆圈或黑圆圈示出。如图2A所示，多个表面端子TF在电子基板10的表面上以阵列状配置。表面端子TF配置为在平面方向XY的各个方向上隔开恒定的凸块间距d。

图2B示出了电子基板10的背面。图2B示出了将电子基板10从图2A的状态绕Y轴翻转过来的状态。在图2B中，背面端子TB由白圆圈或黑圆圈示出。如图2B所示，多个背面端子TB在电子基板10的背面上以阵列状配置。需要说明的是，图1是图2A、图2B的向视线A-A、B-B(点划线)线的向视剖视图。

如上所述，电子基板10经由在表面上以阵列状配置的多个表面端子TF而与半导体部件100连接。另外，电子基板10经由在背面上以阵列状配置的多个背面端子TB而与主基板200连接。

在主基板200形成有生成用于向半导体部件100供给到的电源V的电源电路(未图示)。在图1中，假想地示出了用于将电源V供给到电子基板10的电路的电路图。电源V供给到在图1、图2B中由黑色示出的四个背面端子TB中的每一个。

电子基板10包括第一布线C1、第二布线C2、第三布线C3以及第四布线C4，作为与电源V连接的布线。第一布线C1至第四布线C4分别是，使表面端子TF和背面端子TB在电子基板10内电连接，并且使电源从主基板200经由背面端子TB进行供给的一体导体。第一布线C1至第四布线C4在电子基板10内彼此没有电连接。

需要说明的是，第一布线C1至第四布线C4具有在平面方向XY上关于中心点G旋转对称的结构，向视线A-A、B-B的剖面能在共同的剖视图(图1)示出。在图1中，利用灰色和黑色示出了第一布线C1至第四布线C4。如图1所示，第一布线C1至第四布线C4分别由在导体层PF1、PF2、PF3、PB1、PB2、PB3的平面方向XY上形成的布线图案、形成于绝缘层IF1、IF2、IB1、IB2的导通孔、形成于绝缘层CC的通孔导体、表面端子TF和背面端子TB构成。需要说明的是，在图1中，对第一布线C1至第四布线C4以外的布线省略了图示。

在图2A、图2B中，由灰色示出了第一区域R1至第四区域R4(透视图)，该第一区域R1至第四区域R4是在最表面侧的导体层PF3形成有用于构成第一布线C1至第四布线C4的布线图案的区域。在导体层PF3的布线图案中，在表面侧的绝缘层SRF(阻焊层)的开口部形成凸块的部位就是表面端子TF。第一布线C1至第四布线C4分别与由黑色示出的五个表面端子TF电连接。用于向半导体部件100供给电源V的表面端子TF总共有二十个。

在此，在电子基板10的平面方向XY上可以定义有一条直线L1，该直线L1用于对与第一布线C1连接的表面端子TF所分布的第一区域R1和与第二布线C2、第四布线C4连接的表面端子TF所分布的第二区域R2、第四区域R4进行分隔。另外，可以定义一条直线L2，该直线L2用于对与第一布线C1连接的表面端子TF所分布的第一区域R1和与第三布线C3、第四布线C4连接的表面端子TF所分布的第三区域R3、第四区域R4进行分隔。

这样，通过使第一区域R1和第二区域R2能够由一条直线L1分隔，能够防止与第一布线C1连接的表面端子TF和与第二布线C2连接的表面端子TF错综复杂地存在于电子基板10的表面上。由此，能够使导体层中的第一布线C1的布线图案和第二布线C2的布线图案不形成为复杂的形状，并且能够提高信号线等其他布线图案的自由度。

与第一布线C1连接的表面端子TF彼此之间的距离中的最大值为d²+(2d)²的平方根，约2.24d。分别与第二布线C2至第四布线C4连接的表面端子TF彼此之间的距离中的最大值也是约2.24d。

另一方面，与第一布线C1连接的表面端子TF和与第二布线C2连接的表面端子TF之间的距离中的最小值为7d。同样地，与第一布线C1连接的表面端子TF和与第三布线C3连接的表面端子TF之间的距离中的最小值也是7d，与第二布线C2连接的表面端子TF和与第四布线C4连接的表面端子TF之间的距离中的最小值也是7d，与第三布线C3连接的表面端子TF和与第四布线C4连接的表面端子TF之间的距离中的最小值也是7d。另外，与第一布线C1连接的表面端子TF和与第四布线C4连接的表面端子TF之间的距离中的最小值为(7d)²+(7d)²的平方根，约9.90d。同样地，与第二布线C2连接的表面端子TF和与第三布线C3连接的表面端子TF之间的距离中的最小值也是约9.90d。

如上所述，与第一布线C1连接的表面端子TF彼此之间的距离以及与第二布线C2连接的表面端子TF彼此之间的距离，比与第一布线C1连接的表面端子TF和与第二布线C2连接的表面端子TF之间的距离短。同样地，与第一布线C1连接的表面端子TF彼此之间的距离以及与第三布线C3连接的表面端子TF彼此之间的距离，比与第一布线C1连接的表面端子TF和与第三布线C3连接的表面端子TF之间的距离短。与第一布线C1连接的表面端子TF彼此之间的距离以及与第四布线C4连接的表面端子TF彼此之间的距离，比与第一布线C1连接的表面端子TF和与第四布线C4连接的表面端子TF之间的距离短。

进而，与第二布线C2连接的表面端子TF彼此之间的距离以及与第三布线C3连接的表面端子TF彼此之间的距离，比与第二布线C2连接的表面端子TF和与第三布线C3连接的表面端子TF之间的距离短。与第二布线C2连接的表面端子TF彼此之间的距离以及与第四布线C4连接的表面端子TF彼此之间的距离，比与第二布线C2连接的表面端子TF和与第四布线C4连接的表面端子TF之间的距离短。与第三布线C3连接的表面端子TF彼此之间的距离以及与第四布线C4连接的表面端子TF彼此之间的距离，比与第三布线C3连接的表面端子TF和与第四布线C4连接的表面端子TF之间的距离短。

这样，通过使彼此接近的表面端子TF与第一布线C1连接，能够减少用于第一布线C1的布线图案(第一区域R1)的面积，并且能够提高信号线等其他布线图案的自由度。同样地，通过分别使彼此接近的表面端子TF与第二布线C2至第四布线C4连接，能够减少用于第二布线C2至第四布线C4的布线图案(第二区域R2至第四区域R4)的面积。

进而，在电子基板10的平面方向XY上，与第一布线C1连接的背面端子TB位于与第一布线C1连接的表面端子TF所分布的第一区域R1的内侧。如图1、图2B所示，与第一布线C1连接的背面端子TB位于，在最表面侧的导体层PF3中形成有构成第一布线C1的布线图案的第一区域R1的正下方。这是因为，第一布线C1在最表面侧的导体层PF3以外的层，形成为几乎仅在厚度方向Z上连接导体的布线。同样地，在电子基板10的平面方向XY上，与第二布线C2至第四布线C4连接的背面端子TB，分别位于在最表面侧的导体层PF3中与第二布线C2至第四布线C4连接的表面端子TF所分布的第二区域R2至第四区域R4的内侧。

由此，能够使与第一布线C1至第四布线C4连接的背面端子TB配置在与第一布线C1至第四布线C4连接的表面端子TF所分布的第一区域R1至第四区域R4的正下方。其结果，能够缩短第一布线C1至第四布线C4的布线长度，并且能够减少第一布线C1至第四布线C4的电阻。

在以上说明的本实施方式中，通过与第一布线C1连接的表面端子TF和与第二布线C2连接的表面端子TF两方，能够向半导体部件100供给相同电位的电源V。在此，由于第一布线C1和第二布线C2在电子基板10内不电连接，因此无需在电子基板10内形成使与第一布线C1连接的表面端子TF和与第二布线C2连接的表面端子TF电连接的布线图案。即，能够在电子基板10内减少电源V的布线图案，从而能够提高信号线等其他布线图案的自由度。其结果，能够省略用于电源的布线图案的专用的导体层，从而能够减少电子基板10的层数。

需要说明的是，在电子基板10内，除了第一布线C1至第四布线C4以外，还设置有信号线等布线图案(未图示)。在最表面侧的导体层PF3中，这些信号线等其他布线图案必须以避开第一区域R1至第四区域R4的方式形成。信号线等其他布线图案中的大部分从中心点G沿放射方向走线，但第一区域R1至第四区域R4在放射方向形成为细长的形状(放射方向上的长度大于与放射方向正交的方向上的长度的形状)，因此能够降低第一区域R1至第四区域R4妨碍信号线等其他布线图案的可能性。另外，如上所述，第一布线C1至第四布线C4在最表面侧的导体层PF3以外的层，形成为几乎仅在厚度方向Z上连接导体的布线，因此能够使信号线等其他布线图案在导体层PF3以外的导体层PF2、PF1、PB1、PB2、PB3自由布线。

另外，第一布线C1至第四布线C4具有在平面方向XY上关于中心点G旋转对称的结构，因此能够使第一布线C1至第四布线C4的电气特性(电阻等)大致一致，从而能够向半导体部件100均匀地供给电源。

(2)第二实施方式：

图3A、图3B示出了第二实施方式的电子基板1010的表面和背面。在本实施方式中，在最表面侧的导体层PF3也形成有构成第一布线C1和第二布线C2的布线图案。在导体层PF3的布线图案中，将在存在被供给电源V的表面端子TF(黑圆圈)的部位形成的部分表示为第一基本区域R1和第二基本区域R2，并且用深灰色图示出该第一基本区域R1和第二基本区域R2(透视图)。另外，在导体层PF3的布线图案中，将在不存在被供给电源V的表面端子TF的部位形成的部分表示为第一扩张区域K1和第二扩张区域K2，并且用浅灰色图示出该第一扩张区域K1和第二扩张区域K2(透视图)。

第一基本区域R1和第一扩张区域K1构成为一体的布线图案，第二基本区域R2和第二扩张区域K2也构成为一体的布线图案。在第一扩张区域K1和第二扩张区域K2中，不与第一扩张区域K1和第二扩张区域K2连接的一侧的端部和背面端子TB(黑圆圈)，经由导通孔或通孔导体在厚度方向Z上连接。

在本实施方式中，在电子基板1010的平面方向XY上，与第一布线C1连接的背面端子TB位于与第一布线C1连接的表面端子TF所分布的第一基本区域R1的外侧。同样地，与第二布线C2连接的背面端子TB也位于与第二布线C2连接的表面端子TF所分布的第二基本区域R2的外侧。由此，可以在电子基板1010的外缘附近配置与第一布线C1和第二布线C2连接的背面端子TB。相反地，可以将与信号线等连接的背面端子TB配置于电子基板1010的中央附近。需要说明的是，第一扩张区域K1和第二扩张区域K2也可以不形成在与第一基本区域R1和第二基本区域R2相同的导体层PF3，而是可以形成在与第一基本区域R1和第二基本区域R2不同的导体层PF2、PF1、PB1、PB2、PB3上。

(3)第三实施方式：

图4是第三实施方式的电子基板2010的剖面示意图。电子基板2010是MCM(Multi-Chip Module：多芯片模块)基板，在电子基板2010的表面上安装有第一半导体部件100A和第二半导体部件100B。并且，第一布线C1连接于与第一半导体部件100A连接的表面端子TF和与第二半导体部件100B连接的表面端子TF两方。由此，能够经由第一布线C1向第一半导体部件100A和第二半导体部件100B两方供给电源V。

(4)其他实施方式：

以上，例示了与电源V连接的布线的个数为四个和两个的电子基板10、1010、2010，但只要供给电源V的布线的个数为两个以上即可。另外，供给电源V的布线的形状也可以不是彼此对称的形状。另外，与供给电源V的布线连接的表面端子TF的个数也可以不必一定相等。进而，与供给电源V的布线连接的背面端子TB的个数也可以是两个以上。

本发明的电子基板是在厚度方向上的一侧具有表面，而在厚度方向上的另一侧具有背面的基板，并且是在其表面以倒装芯片的方式安装有半导体部件的基板。表面端子可以在面方向上配置为阵列状，并且可以经由凸块与半导体部件连接。凸块只要具有导电性即可，材料不受限制。另一方面，同样地，背面端子可以在面方向上配置为阵列状，并且可以形成焊球(BGA)，或者也可以形成针脚(PGA)，或者也可以是栅格(LGA)。

电子基板只要是具有导体层和绝缘层的基板即可，导体层和绝缘层的形成方法不受特别限制。第一布线和第二布线分别是在电子基板内电连接表面端子和背面端子的一体导体，由导体层中的面内布线和绝缘层中的层间布线构成。面内布线是指面方向上的布线图案，而层间布线是厚度方向上的布线(导通孔、通孔等)。

第一布线和第二布线可以从主基板供给相同电位的电源，可以构成为主基板向与第一布线和第二布线连接的背面端子分别供给相同电位的电源。第一布线和第二布线可以不在电子基板内电连接，当然，也可以经由半导体部件内的布线或主基板内的布线电连接。另外，第一布线和第二布线分别连接的表面端子的个数不受特别限制。同样地，第一布线和第二布线分别连接的背面端子的个数不受特别限制。

除了第一布线和第二布线以外，还可以设置有具有与第一布线和第二布线同样的结构的第N布线(N为3以上的整数)。并且，第N布线可以构成为，使表面端子和背面端子在电子基板内电连接，从主基板经由背面端子供给与第一布线相同电位的电源，并且在电子基板内，不与第一布线至第(N-1)布线中的任一个电连接。

另外，在电子基板的面方向上，可以定义对与第一布线连接的表面端子所分布的第一区域和与第二布线连接的表面端子所分布的第二区域进行分隔的一条直线。这样，通过使第一区域和第二区域由一条直线分隔，能够防止与第一布线连接的表面端子和与第二布线连接的表面端子错综复杂地存在于电子基板的表面上不复杂。由此，能够使导体层中的第一布线的布线图案和第二布线的布线图案不形成为复杂的形状，并且能够提高信号线等其他布线图案的自由度。

进而，与第一布线连接的表面端子彼此之间的距离以及与第二布线连接的表面端子彼此之间的距离，可以比与第一布线连接的表面端子和与第二布线连接的表面端子之间的距离短。这样，通过使彼此接近的表面端子构成为与第一布线连接的表面端子，能够减少用于第一布线的布线图案的面积，并且能够提高信号线等其他布线图案的自由度。同样地，通过使彼此接近的表面端子构成为与第二布线连接的表面端子，能够减少用于第二布线的布线图案的面积。

另外，第一半导体部件和第二半导体部件可以安装于电子基板，第一布线可以连接于与第一半导体部件连接的表面端子和与第二半导体部件连接的表面端子两方。由此，能够经由第一布线向第一半导体部件和第二半导体部件两方供给电源。当然，不仅是第一布线，第二布线也可以连接于与第一半导体部件连接的表面端子和与第二半导体部件连接的表面端子两方。

进而，在电子基板的面方向上，与第一布线连接的背面端子可以位于与第一布线连接的表面端子所分布的第一区域的内侧。由此，能够使与第一布线连接的背面端子配置在与第一布线连接的表面端子所分布的第一区域的正下方。其结果，能够缩短第一布线的布线长度，并且能够减少第一布线的电阻。

另外，在电子基板的面方向上，与第一布线连接的背面端子也可以位于与第一布线连接的表面端子所分布的第一区域的外侧。由此，可以在例如电子基板的外缘附近配置与第一布线连接的背面端子。相反地，可以将与信号线等连接的背面端子配置于电子基板的中央附近。

附图标记说明

10、1010、2010：电子基板

100、100A、100B：半导体部件

200：主基板

C1～C4：第一布线～第四布线

G：中心点

SRB、IB1～IB2、CC、IF1～IF2、SRF：绝缘层

PB1～PB3、PF1～PF3：导体层

R1～R4：第一区域～第四区域

TB：背面端子

TF：表面端子

V：电源

d：凸块间距